FED-Shop
FED-Dokumente und IPC-Richtlinien zu Design, Leiterplatten- und Baugruppen-Fertigung jederzeit bequem bestellen.
IPC-7093-DE (CD-Rom) Single User
Einführung des Design- und Verarbeitungsprozesses von Bottom Termination Components
Deutsch, Stand: März 2011, 124 Seiten, farbige Abbildungen, Einzelplatzlizenz - nicht druckbar
Die IPC-7093 beschreibt die Aufgaben beim Design und der Verarbeitung von SMD-Bauteilen mit Anschlüssen auf der Unterseite (BTC), deren Verbindungen nach Außen aus metallisierten Anschlussflächen bestehen, die einen integralen Bestandteil des Bauteilgehäuses bilden.
Die Verwendung der Bezeichnung -BTC- in diesem Dokument schließt alle Arten und Formen von Bauteilen mit Anschlussflächen auf der Unterseite für oberflächenmontierte Bauteile ein. Dazu zählen in der Industrie verwendete Bezeichnungen wie QFN, DFN, SON, LGA, MLP und MLF, die Verbindungen zwischen Oberflächen verwenden.
Der Schwerpunkt der Ausführungen in diesem Dokument liegt auf Fragen der kritischen Konstruktion, Verarbeitung, Prüfung, Instandsetzung und Zuverlässigkeit von BTC.
Enthält Informationen zu den Prozessen des Leiterplattendesigns, der Verarbeitung, Prüfung und Instandsetzung. Das Dokument gibt Unternehmen, die Zinn-/Blei-, Bleifreie, Klebe- oder andere Formen von Verbindungsprozessen bei der Montage von BTC-Gehäusen anwenden oder deren Einführung planen, nützliche und praktische Informationen an die Hand geben.
Bauteilhersteller finden wichtige Informationen zu Problemen im Zusammenhang mit dem Verarbeitungsprozess.
Parameter, die eine gute Verarbeitungspraxis darstellen, sind für die BTC-Einführung von größerer Bedeutung als bei zahlreichen anderen SMD-Bauteilen.
IPC-7093-DE Papierversion
Einführung des Design- und Verarbeitungsprozesses von Bottom Termination Components
Deutsch, Stand: März 2011, 124 Seiten, farbige Abbildungen
Die IPC-7093 beschreibt die Aufgaben beim Design und der Verarbeitung von SMD-Bauteilen mit Anschlüssen auf der Unterseite (BTC), deren Verbindungen nach Außen aus metallisierten Anschlussflächen bestehen, die einen integralen Bestandteil des Bauteilgehäuses bilden.
Die Verwendung der Bezeichnung -BTC- in diesem Dokument schließt alle Arten und Formen von Bauteilen mit Anschlussflächen auf der Unterseite für oberflächenmontierte Bauteile ein. Dazu zählen in der Industrie verwendete Bezeichnungen wie QFN, DFN, SON, LGA, MLP und MLF, die Verbindungen zwischen Oberflächen verwenden.
Der Schwerpunkt der Ausführungen in diesem Dokument liegt auf Fragen der kritischen Konstruktion, Verarbeitung, Prüfung, Instandsetzung und Zuverlässigkeit von BTC.
Enthält Informationen zu den Prozessen des Leiterplattendesigns, der Verarbeitung, Prüfung und Instandsetzung. Das Dokument gibt Unternehmen, die Zinn-/Blei-, Bleifreie, Klebe- oder andere Formen von Verbindungsprozessen bei der Montage von BTC-Gehäusen anwenden oder deren Einführung planen, nützliche und praktische Informationen an die Hand geben.
Bauteilhersteller finden wichtige Informationen zu Problemen im Zusammenhang mit dem Verarbeitungsprozess.
Parameter, die eine gute Verarbeitungspraxis darstellen, sind für die BTC-Einführung von größerer Bedeutung als bei zahlreichen anderen SMD-Bauteilen.
IPC-7093A (Hardcopy)
Design and Assembly Process Implementation for Bottom Termination Components
Englisch, 134 Seiten, Oktober 2020
The IPC-7093A standard provides essential design and assembly guidance for implementing bottom termination components (BTCs). Specifically, IPC-7093A provides guidelines on critical design, materials, assembly, inspection, repair, quality, and reliability issues associated with BTCs.
IPC-7093A (PDF) Single User
Design and Assembly Process Implementation for Bottom Termination Components
Englisch, 134 Seiten, November 2020, Keine Druckberechtigung, DRM-geschützt, !!!ACHTUNG!!! NENNEN SIE BEI DER BESTELLUNG DEN USER (NAME+E-MAIL)
The IPC-7093A standard provides essential design and assembly guidance for implementing bottom termination components (BTCs). Specifically, IPC-7093A provides guidelines on critical design, materials, assembly, inspection, repair, quality, and reliability issues associated with BTCs.
Single-Device DRM-Protected Document
PDF-Datei ist DRM geschützt (rechnergebunden)! Bitte nennen Sie beim Kauf den vollständigen Namen und die E-Mailadresse des Users.
This document has single-device/user digital rights management (DRM) protection. This document will only be accessible by a single user on a single device. If you are purchasing this DRM-protected document for another user, you will need to provide contact information for that user when placing your order. For information about IPC standards with DRM protection, visit www.ipc.org/drm.
IPC-7094A (PDF) Single User
Design and Assembly Process Implementation for Flip Chip and Die-Size Components
Englisch. Released 2018. Keine Druckberechtigung, DRM-geschützt, !!!ACHTUNG!!! NENNEN SIE BEI DER BESTELLUNG DEN USER (NAME+E-MAIL)
IPC-7094A describes the design and assembly challenges for implementing flip chip technology in a direct chip attach (DCA) assembly. The effect of bare-die or die-size components in a flip chip format has an impact on component characteristics and dictates the appropriate assembly methodology. The IPC-7094A standard focuses on design, assembly methodology, critical inspection, repair and reliability issues associated with flip chip and die-size package technologies, including wafer-level ball grid array (WLBGA). It provides useful and practical information to those who mount bare-die or die-size components in a DCA assembly or those who are considering flip chip process implementation.
PDF-Datei ist DRM geschützt (rechnergebunden)! Bitte nennen Sie beim Kauf den vollständigen Namen und die E-Mailadresse des Users.
IPC-7095E (PDF) single user
Design and Assembly Process Implementation for Ball Grid Arrays (BGAs)
Englisch. Stand: Januar 2024, 208 Seiten Keine Druckberechtigung, DRM-geschützt, !!!ACHTUNG!!! NENNEN SIE BEI DER BESTELLUNG DEN USER (NAME+E-MAIL)
The IPC-7095E describes design and assembly implementation for ball grid array (BGA) and fine-pitch BGA (FBGA) technology, focusing on inspection, repair and reliability issues associated with design and assembly of printed boards using these packages. IPC-7095E provides the useful and practical information to those who use or are considering using BGAs. IPC-7095E provides descriptions on how to successfully implement robust design and assembly processes for printed board assemblies using BGAs as well as ways to troubleshoot some common anomalies which can occur during BGA assembly.
PDF-Datei ist DRM geschützt (rechnergebunden)! Bitte nennen Sie beim Kauf den vollständigen Namen und die E-Mailadresse des Users.
IPC-7095E Hardcopy
Design and Assembly Process Implementation for Ball Grid Arrays (BGAs)
Englisch. Stand: Januar 2024, 208 Seiten
The IPC-7095E describes design and assembly implementation for ball grid array (BGA) and fine-pitch BGA (FBGA) technology, focusing on inspection, repair and reliability issues associated with design and assembly of printed boards using these packages. IPC-7095E provides the useful and practical information to those who use or are considering using BGAs. IPC-7095E provides descriptions on how to successfully implement robust design and assembly processes for printed board assemblies using BGAs as well as ways to troubleshoot some common anomalies which can occur during BGA assembly.
IPC-7351B (PDF) Single User
Generic Requirements for Surface Mount Land Pattern and Design Standard
Englisch. 102 pages. Released Juni 2010. Keine Druckberechtigung, DRM-geschützt, !!!ACHTUNG!!! NENNEN SIE BEI DER BESTELLUNG DEN USER (NAME+E-MAIL)
IPC-7351B includes both the standard and an IPC-7351B land pattern calculator on CD-ROM for accessing component and land pattern dimensional data. The calculator includes the document+s mathematical algorithms so users can build a land pattern for a corresponding surface mount part quickly and accurately.The tool also allows for modification of dimensional attributes of IPC approved land patterns.
This popular document covers land pattern design for all types of passive and active components, including resistors, capacitors, MELFs, SSOPs, TSSOPs, QFPs, BGAs, QFNs and SONs. The standard provides printed board designers with an intelligent land pattern naming convention, zero component rotations for CAD systems and three separate land patt ern geometries for each component that allow the user to select a land pattern based on desired component density.
Revision B now includes land pattern design guidance and rules for component families such as resistor array packages, aluminum elec trolytic capacitors, column and land grid arrays, flat lead devices (SOFL and SOTFL) and dual flat no-lead (DFN) devices. The revision also discusses the usage of thermal tabs and provides a new padstack naming convention that addresses the shape and dimensions of lands on different layers of printed boards.
Purchasers also receive a 90-day trial of the IPC-7351 Land Pattern Wizard developed by Mentor Graphics, which is an advanced version of the IPC-7351B Land Pattern Calculator. The IPC-735 1B Land Pattern Wizard tool enables users to not only save their land patterns within new land pattern library files, but also to instantly export land patterns to their preferred CAD format, such as Allegro, Board Station, Expedition, PADS, Pantheon and PCAD. 102 pages. Released June 2010.
PDF-Datei ist DRM geschützt (rechnergebunden)! Bitte nennen Sie beim Kauf den vollständigen Namen und die E-Mailadresse des Users.
IPC-7351B-DE (PDF) Single User
Basisanforderungen an das SMT-Design und SMD-Anschlussflächen-Richtlinie inkl. Land-Pattern-Viewer
Deutsch. Released: Juni 2010 Keine Druckberechtigung, DRM-geschützt, !!!ACHTUNG!!! NENNEN SIE BEI DER BESTELLUNG DEN USER (NAME+E-MAIL)
Dieses bekannte Dokument deckt das Anschlussflächen-Design für alle Typen von passiven und aktiven Bauteilen ab, inklusive MELFs, SOPs, QFPs, BGAs, QFNs und SONs. Der Standard unterstützt Leiterplatten-Designer mit durchdachten Anschlussflächen-Bezeichnungen, 0°-Drehlage der Bauteile für CAD-Systeme und drei unterschiedlichen Anschlussflächen-Geometrien (Design-Produzierbarkeitsstufen) für jedes Bauteil. Dies erlaubt dem Anwender die Anschlussflächen nach gewünschter Bauteildichte auszuwählen. Revision B beinhaltet jetzt Anschlussflächen -Designregeln und Unterstützung für Bauteilfamilien wie Widerstandsnetzwerke, Aluminium-Elektrolytkondensatoren, Bauteile mit Reihen- und gerasterten Flächenanschlüssen, Flachanschluss-Bauteile (SODFL und Flachanschluss-Bauteile (SODFL und SOTFL) und dual flat no-lead (DFN) Bauteile. Die Revision behandelt auch den Einsatz von Entwärmungs-Anschlussflächen und unterstützt ein neues Bezeichnungsschema für Padstacks, um die Form/Kontur und Abmessungen der Anschlussflächen unterschiedlichen Leiterplattenlagen zuweisen zu können.
IPC-7351B-DE Papierversion
Basisanforderungen an das SMT-Design und SMD-Anschlussflächen-Richtlinie inkl. Land-Pattern-Viewer
Deutsch. Released: Juni 2010
Sie deckt das Anschlussflächen-Design für alle Typen von passiven und aktiven Bauteilen ab, inklusive MELFs, SOPs, QFPs, BGAs, QFNs und SONs. Der Standard unterstützt Leiterplatten-Designer mit durchdachten Anschlussflächen-Bezeichnungen, 0°-Drehlage der Bauteile für CAD-Systeme und drei unterschiedlichen Anschlussflächen-Geometrien (Design-Produzierbarkeitsstufen) für jedes Bauteil. Dies erlaubt dem Anwender die Anschlussflächen nach gewünschter Bauteildichte auszuwählen.
Außerdem beinhaltet die IPC-7351B einen Land Pattern Calculator für den Zugriff auf Bauteil- und Anschlussflächen-Daten. Die Software beinhaltet die mathematischen Algorithmen der Richtlinie. Damit kann der Anwender die Anschlussflächen für oberflächenmontierte Bauteile schnell und korrekt ermitteln. Dieses Werkzeug erlaubt auch die Modifizierung geometrischer Abmessungen von IPC-erprobten Anschlussflächen. Revision B beinhaltet jetzt zusätzliche Anschlussflächen-Designregeln und Unterstützung für Bauteilfamilien wie Widerstandsnetzwerke, Aluminium-Elektrolytkondensatoren, Bauteile mit Reihen- und gerasterten Flächenanschlüssen, Flachanschluss-Bauteile (SODFL und SOTFL) und dual flat no-lead (DFN) Bauteile. Die Richtlinie behandelt jetzt auch den Einsatz von Entwärmungs-Anschlussflächen und unterstützt ein neues Bezeichnungsschema für Padstacks, um die Form/Kontur und Abmessungen der Anschlussflächen unterschiedlichen Leiterplattenlagen zuweisen zu können. Die Software erhalten Sie per E-Mail.
