Validierungsmethode für Thermal Management Lösungen in der Leistungselektronik
Leiterplatten sind die strukturelle und auch elektronische Grundlage eines jeden mikroelektronischen Systems.
Durch die Weiterentwicklung von Leistungselektronik für nahezu alle Wirtschaftssparten, kommt es zu stark ansteigenden Leistungsdichten dieser Systeme. Dadurch wird vor allem der Wärmeeintrag in die Leiterplatte durch aktive Komponenten signifikant erhöht. Leiterplatten sind komplexe Multi-Material-Aufbauten und daher auch potentiell für thermisch induzierte Defekte gefährdet.
Um die Zuverlässigkeit dieser Systeme zu gewährleisten, müssen der Wärmeeintrag durch die aktiven Komponenten (z.B. Super-Junction Mosfets), sowie die thermische Ableitung in der Leiterplatte präzise bestimmt werden.
Zu diesem Zweck wird in der vorgestellten Arbeit eine gekoppelte Finite Volumen- und Finte Elemente-Simulation verwendet. Dabei kann die thermische Beanspruchung durch aktive Bauteile vorhergesagt, sowie der Wärmetransport durch die gesamte Leiterplatte berechnet werden.
Die daraus resultierende Temperaturverteilung im System kann anschließend für eine thermo-mechanische FE-Simulation zur Evaluierung der Zuverlässigkeit verwendet werden.Die Arbeit berücksichtigt dabei auch optimierte Materialcharakterisierungs-Methoden, um präzise thermische Materialdaten (z.B. Wärmeleitfähigkeit) zu erhalten, die die Grundlage für die numerischen Simulationen bilden.Zur Validierung der entwickelten Methode wurde ein Versuchsträger mit zwei Super-Junction Mosfets verwendet, der elektrisch belastet wurde. Die durch die Verlustleistung der aktiven Komponenten resultierende Temperaturerhöhung im System wurde mit Temperatursensoren gemessen.Die gute Übereinstimmung der Ergebnisse von Messung und Simulation zeigen das Potential der Methode für die zuverlässige Auslegung von der Leiterplatte bis hin zu ganzen Leistungselektronik-Systemen.
