Lötstoppmaske in digitaler Additivtechnik bis hin zur funktionellen 3D-Oberfläche

27. FED-Konferenz | Freitag, 27.09.19, 13:15 Uhr | Funktion trifft Elektronik | Raum: Scharoun

Der gängige Ansatz zum Aufbringen von konventionellen Lötstopplacken in reinen subtraktiven Verfahren wird in naher Zukunft durch die Technologie einer digitalen, funktionellen 3D-Oberfläche abgelöst. Dieser Vortrag zeigt die Ansatzpunkte, wie die Leiterplattenfertigung und ihre Prozesse nach und nach digitalisiert werden. Als Beispiel dient hierzu das neue Verfahren der digitalen Additivtechnik des Lötstopplacks, die es erlaubt, Kundenwünsche und spezielle technologische Anforderungen gezielt umzusetzen. So bietet das Verfahren als erste und einzige Technologie der Branche die Möglichkeit direkt mehrere Schichten eines Dielektrikums partiell definiert, gezielt gestaltet und mit hoher Präzision aufzubringen. Hierdurch wird ein Freiheitsgrad in der dreidimensionalen Gestaltung erreicht, der so bisher nicht möglich war. Zum anderen lässt sich die Lötqualität steigern: Anstatt wie bisher die gesamte Oberfläche inklusive Bohrlöcher mit Lötstopplack zu beschichten und an den gewünschten Stellen wieder zu entfernen, wird nun nur an den benötigten Stellen Material im Layout aufgebracht. Dadurch werden organische Verunreinigungen ausgeschlossen, da nun nur noch Lack aufgebracht wird, wo er benötigt wird. Alles in allem zeigt dieser Vortrag eine revolutionäre Technologie mit dem Potential zu einer neuen, digitalen und dreidimensionalen Technologieklasse der Leiterplatte.

Jürgen Wolf studierte Mikrosystemtechnik an der Universität Freiburg. Nach seinem Abschluss 2004 arbeitete er am IMTEK als wissenschaftlicher Mitarbeiter bis er sich von 2005 an in der zentralen Forschung und Entwicklung (F&E) der Robert Bosch GmbH mit der Zuverlässigkeit von MEMS-basierten Sensoren befasste. 2008 wechselte er als Projektingenieur in die F&E der der Würth Elektronik und übernahm hier 2012 die stellvertretende Leitung. Seit 2015 leitet Jürgen Wolf das Produktmanagement „Embedding Technology“, dass sich mit dem Einbetten von Komponenten in Leiterplatten befasst.