Herausforderungen bei DDR 4 und 5 Speichern mittels EDA und virtueller Compliance-Prüfung meistern

27. FED-Konferenz | Freitag, 27.09.2019 | 11:00 Uhr | Entwicklung & Design

Der steigende Bedarf an Bandbreite und schnellem Cache-Speicher in Embedded Systemen, ADAS, Datenzentren und 5G-Backplanes erhöht den Druck auf die Entwicklungs- und Implementierungszyklen für immer komplexere DDR4- und -5 Implementierungen. Der Vortrag erläutert die Geschichte der SDRAM-, insbesondere der DDR-Speichertechnologien, und ermöglicht ein tieferes Verständnis der am Markt gängigen Architekturen an High-Speed-Memory-Subsystemen. Deren Geschwindigkeitsanforderungen führen zu neuen Designherausforderungen und die Post-Layout-Verifikation ganzer Speicherbusse muss die rapide verkleinerten Timing-Margins überprüfen, um den Spielraum der Design-Implementierung zu überprüfen. Abweichungen zu existierenden Designregeln müssen überprüft, die Systeme auf Funktionalität getestet werden, gerade in vielen möglichen von Betriebszuständen (PVT). Bei gleichzeitig steigenden Anforderungen an die Messtechnik ist eine komplette Compliance-Prüfung des DRAM-Interfaces mittels Simulation einer der effektivsten Wege die Einhaltung der Spezifikation zu ermitteln. Mittels eines „Memory-Designer“-Flows wird anschaulich demonstriert, wie mittels eines modernen EDA-Tools (Advanced Design System) Daten- und Adressbus auf Signalintegrität untersucht, die Performance zuverlässig beurteilt werden kann, ohne Prototypen bauen zu müssen und somit das Risiko eines Respins minimiert wird.

Zur Programmseite

Simon Muff arbeitet im Bereich Simulation von Signal Integrity (SI) und Power Integrity (PI). Als Business Development Manager ist er seit 2018 bei Keysight Technologies (EEsof) tätig. Vorige Erfahrungen beinhalten 7 Jahre im EDA Bereich als AE Team leader. Zuvor arbeitete im SerDes physical layer design und 15 Jahre im Memory Module Design und der Simulation von PCBs, beteiligt an der JEDEC DDR2 und 3 Standardisierung und er leitete ein weltweites Entwicklungsteam für DDR Lösungen. Er hält verschiedene Patente im Bereich des Speichers- und Bus-Designs.