Embedded JTAG Solutions
Vortragsveranstaltung am 25.06.2019 bei der Kraus Hardware GmbH
Martin Borowski von der Firma Göpel electronic GmbH, berichtet über eine nahezu 100%ige Prüfabdeckung für miniaturisierte Baugruppen und komplexe Bauelemente durch Embedded JTAG Solution. JTAG, bereits seit 1990 bekannt, wird häufig für den IEEE-Standard 1149.1 genannt. Eine 100%ige Testabdeckung durch Nadelbettadapter ist bei der heutigen Miniaturisierung der Baugruppen und Komplexität der Bauelemente nicht mehr möglich. Ein Funktionstest von Baugruppen kann hohe Kosten verursachen. Eine alternative Möglichkeit wird durch dasTestverfahren Boundary Scan gegeben, welches spezielle IC-Bausteine die bereits auf Leiterplatten verbaut sind, ohne Testnadeln überprüfen kann. Die Boundaryscan-Zellen auf den Bausteinen08.07.2019Bericht_RGB_19.03.19 Korrektur MS.docxSeite 2 können aus- und eingelesen werden und sind aus diesem Grunde zu Messzwecken werken nutzbar. Generell werden zwei Möglichkeiten des Zugriffes über JTAG unterschieden.
