Design for Reliability oder wie kann der Entwickler die Leiterplattenzuverlässigkeit beeinflussen
Im Vortrag wird anhand von Beispielen aufgezeigt, wie Durchkontaktierungen, Einpressverbindungen und Ausdehnungsfehlanpassung zum frühzeitigen Ausfall von elektronischen Baugruppen führen können. Durch optimierte Layoutgestaltung und Materialauswahl kann bereits in der Entwicklungsphase die Grundlage für ein zuverlässiges Produkt gelegt werden. Auf das Thema Wärmebelastung von Bauelement und Leiterplatte und deren Minimierung durch Einsatz von geeigneten Wärmefallen wird ebenso eingegangen wie auf Problematiken bei der Nutzentrennung. Designhinweise zu den verschiedenen Aspekten geben dem Entwickler eine Hilfestellung für die Layouterstellung
Helge Schimanski
Leitung Arbeitsgruppe Modul-Services (QZ und AVT)
Fraunhofer ISIT
Studium Physikalische Technik an der FH Wedel Abschluss 1991: Dipl.-Ing (FH) Physikalische Technik
Mai 1991 – April 1998: CEM GmbH
Seit Mai 1998: Fraunhofer ISIT (Geschäftsfeld Mikrofertigungsverfahren):
Leitung der Arbeitsgruppe Modul-Services (QZ und AVT), Leitung der ISIT-Seminaraktivitäten, Prozessberatung
Mitglied: FED Arbeitskreis „Baugruppe“ und der FED Regionalgruppe Hamburg / DVS Fachausschuss 10 „Mikroverbindungstechnik“ und in der GfKORR / VDE/VDI Arbeitskreis „Prüftechniken in der Elektronikproduktion“ / ZVEI Arbeitskreis „Zuverlässigkeit von Leiterplatten“
