Anforderungen an die Zuverlässigkeit von Leiterplatten und elektronischen Baugruppen in der Elektromobilität
Kostengünstigere Lösungen und schnellere Entwicklungszyklen lautet der Marschbefehl für Kfz Elektronik. Die Simulation der Lebenserwartung von Leiterplatten und Baugruppen in der Konstruktion und Prototypenentwicklung ermöglicht valide Aussagen, um die Zuverlässigkeit der eingesetzten Materialien, Verfahren und Fertigungsprozesse zu beurteilen.
Im Vergleich zum klassischen Temperaturwechseltest gewinnt das IST-Verfahren (IST: Interconnect Stress Test) an Bedeutung, weil die gestiegene Rechnerleistung der Geräte die Testzeiten deutlich verkürzt hat. Damit bietet das schnelle und praxisorientierte IST-Verfahren Vorteile hinsichtlich Qualität und Reproduzierbarkeit der Testergebnisse.
Der Vortrag beschreibt das Verfahren und die Möglichkeiten zur Simulation der Umgebungsbedingungen für die Leiterplatten in Automotive Anwendungen, Betriebstemperaturen, Spannungsbereiche, erlaubte Anzahl von Lötzyklen, Temperaturzyklentest, CAF-Test, Delaminationstest sowie die Zuverlässigkeitsüberprüfung von Mikrovias.
