Jedes neue Elektronik-Design hat seine ganz speziellen Herausforderungen, die es zu meisten gilt. Sind es die vielen Bauelemente, die auf einem meist sehr begrenzten Raum zu platzieren sind, ist es die richtige Auswahl von Komponenten, wie z. B. das Netzteil oder das Wissen über die ESD-Empfindlichkeit von Bauelementen, um nur einige zu nennen.

Der FED und die Elektronik Praxis möchten mit dem PCB-Designer-Tag Entwicklern, Leiterplatten- & Baugruppen-Designern und auch allen anderen Interessierten ein Stück weit Begleiter und guter Ratgeber beim Meistern von Herausforderungen sein. So können wir nur dazu aufrufen: Nutzen Sie die Gelegenheit, Ihren persönlichen Wissensvorsprung auszubauen. Schneller, komprimierter und vor allem aus erster Hand kann Wissen nicht generiert werden. Zählen doch alle Referenten zu den anerkannten Spezialisten ihres Fachs.

Themen des 8.PCB-Designer-Tages

2017 haben Sie folgende spannende Themen erwartet, die Ihr nächstes Layout, bezogen auf Zeit, Entflechtung, Größe und Zuverlässigkeit vermutlich positiv beeinflussen haben.

3D-Druck in der Elektronikfertigung

Referent: Prof. Dr. Claus Emmelmann, LZN Laser Zentrum Nord GmbH

Nach einer kurzen Übersicht über die additiven Fertigungsverfahren, die für den 3D-Druck von Elektronikbauteilen genutzt werden können, wird die Entwicklung der Prozesse beschrieben. Diese Prozessevolution ist eng mit den Designfreiheiten für Elektronikbauteile verknüpft, was anhand von Designbeispielen dargestellt wird. In der Elektronikindustrie bestehen hohe Anforderungen an die verwendeten Materialien. Gegensätzlich dazu ist in der additiven Fertigung die Auswahl der verfügbaren Werkstoffe noch begrenzt. In Bezug dazu werden das bestehende Materialportfolio und die bevorstehenden Materialentwicklungen aufgezeigt. Schließlich werden verschiedene Beispiele aus Anwendungen 3D-gedruckter Elektronik vorgestellt und die Potentiale für zukünftige Anwendungen betrachtet.

Proportionale Anschlussflächen - die Testergebnisse liegen vor!

Referent: Rainer Taube, TAUBE ELECTRONIC GmbH

Seit der Einführung „Surface Mount Technology“ (SMT) hat die Entwicklung der Bauteilgehäuse eine rasante Entwicklung erfahren. Im Gegensatz dazu basieren die Standards zur Berechnung von Anschlussflächen auf Leiterplatten - IPC-7351 und IEC-61188-7-xx noch immer weitestgehend auf dem Bauteilspektrum der 80er und 90er Jahre des letzten Jahrtausends. Dies führt zu Problemen im Design und insbesondere der Baugruppenfertigung und kann auch die Zuverlässigkeit der Lötstellen beeinträchtigen. Die immer kleiner werdenden Bauteilanschlüsse und die gleichzeitige Verwendung ganz unterschiedlich großer Bauteilgehäuse auf einer Baugruppe erfordern ein neues Konzept zur Berechnung der Anschlussflächen auf Leiterplatten. Dem trägt der Ansatz zu einem Proportionalen Anschlussflächen Dimensionierungskonzept Rechnung. 2016 fanden hierzu umfangreiche Untersuchungen statt, deren Testergebnisse nun vorliegen und in seinem Vortrag erstmals präsentiert werden.

Das schwächste Glied entscheidet – Die ESD-Bauteilempfindlichkeit nimmt beständig zu

Referent: Michael Günther, ESD Consult & Service

Beim Design von elektronischen Komponenten spielen viele Aspekte eine Rolle. Neben einer Vielzahl von technischen Parametern ist unter anderem auch das spätere Einsatzgebiet für die Auslegung der Produkte entscheidend. Darüber hinaus sind spezielle Präferenzen des Kunden zu berücksichtigen und nicht zuletzt muss der Preis stimmen. Neben den Materialkosten müssen daher auch die Herstellungskosten Berücksichtigung finden. Diese sind aufgrund von höheren Prozessanforderungen in den vergangenen Jahren stetig gestiegen. Unter anderem sind dort die ESD-Aspekte in der Arbeitsumgebung aufzuführen. Diese orientieren sich im Allgemeinen an der DIN EN 61340-5-1. Wer mit diesem Standard vertraut ist, wird den Grundsatz kennen: Der Mensch darf sich in einer ESD-Schutzzone nicht über 100 Volt aufladen! Diese Forderung gilt nun schon viele Jahrzehnte und daher stellt sich die berechtigte Frage: Ist das noch zeitgemäß? Um diese Frage seriös beantworten zu können, muss die tatsächliche ESD-Empfindlichkeit der gehandhabten ESDS (ESD sensitive device) ermittelt werden. Keine leichte Aufgabe; aber entscheidend um die Wirksamkeit der umgesetzten ESD-Schutzmaßnahmen nachzuweisen.

Zuverlässige Netzteile – reine Glückssache? Was Entwickler und Designer bei der Auswahl wissen sollten

Referent: Markus Rehm, IBR Ingenieurbüro Rehm

Kennzahlen zur Zuverlässigkeit von Netzteilen sind nach Erfahrung des Autors oft irreführend und in der Praxis nicht aussagekräftig genug. Netzteilausfälle können mehrere Gründe haben; interessanterweise wird kaum an eine mangelhafte Entwicklung gedacht. Viele Firmen, die bereits schlechte Erfahrungen mit eingekauften Stromversorgungen gemacht haben, unterziehen diese oft einem "harten Dauertest" kurz vor der Zulassung ihrer Geräte. Das ist weder effizient noch zielführend. Netzteile sollte man mit Oszilloskop, Tastkopf und Stromzange analysieren:

1. Sperrspannungen an den kritischen Halbleitern messen
2. Ripple-Ströme in den Elkos messen
3. Sättigung von induktiven Bauteilen messen

Damit bestimmt man die reale Zuverlässigkeit ganz genau und kann beurteilen, ob das ausgewählte Netzteil für die Anwendung geeignet ist oder nicht.

DDRx-SDRAM - Simulation mit HyperLynx

Referent: Franz Pfleger, Siemens AG Österreich

DDRx-SDRAM ist ein spezieller Halbleiterspeicher, der vielfältig als Arbeitsspeicher in Computersystemen, Kraftfahrzeugen, Netzwerken, Kommunikationstechnik, medizinischen Apparaten und in der Unterhaltungselektronik zum Einsatz kommt. Ein grundlegendes Verständnis der Eigenschaften soll helfen, Fehler bei der Anbindung an den Kontroller auf einem PCB zu vermeiden. Dazu werden die grundlegenden Begriffe erklärt, sowie die Evolution der DDRx-SDRAM-Speicher bis zur aktuellen DDR4-Generation und deren wichtigsten Parameter besprochen. Diese Parameter manifestieren sich in PCB-Designrichtlinien, die von diversen Speicher- und Kontroller-Herstellern vorgeschrieben werden. Schließlich werden die Möglichkeiten einer Simulation des Speicherinterfaces an einem Beispiel mit dem Mentor Graphics Tool HyperLynx aufgezeigt. Betrachtet werden die Signalintegrität und die Timinganalyse, bei der HyperLynx in der Lage ist, sämtliche Signale in einem Simulationslauf zu bewerten.

Schmaler, dünner, kleiner! Flex Schaltungen mit 25/25µm Strukturen und nur 170µm Dicke

Referent: Optiprint AG, Michael Sorger

Miniaturisierung ist ein Schlagwort in der Elektronikbranche. Welche Auswirkungen hat die Miniaturisierung auf die Leiterplatte? Im Vortrag wird auf die treibenden Kräfte der Miniaturisierung eingegangen und die Anforderungen seitens der Kunden und Märkte beleuchtet. Was bedeuten diese Anforderungen für den Leiterplattenhersteller und welche Schlüsselfaktoren in der Leiterplattenfertigung haben maßgeblichen Einfluss auf die Umsetzung der Anforderungen? Anhand von Leiterplattenbeispielen und Erläuterungen werden diese Schlüsselfaktoren näher betrachtet und geben damit Aufschluss für das Leiterplattenlayout. Der Vortrag schließt mit einem Ausblick auf die nächsten Jahre.