FED-Shop
IPC-Richtlinien und FED-Dokumente zu Design, Leiterplatten- und Baugruppen-Fertigung jederzeit bequem bestellen
Bitte beachten Sie: Alle IPC-PDF-Dateien sind DRM-geschützt. Bitte benennen Sie daher unter "Anmerkungen" oder "Abweichende Lieferadresse" den User der Datei (Vor-, Nachname und E-Mail). Vom DRM-Schutz sind ausschließlich IPC Dokumente betroffen. Alle CDs und FED-Dokumente sind als offene Datei erhältlich. FAQ - DRM
J-STD-075-A-EN Hardcopy
Classification of Passive and Solid State Devices for Assembly Processes
Englisch. 26 Seiten. Stand: 01.11.2022
EIA/IPC/JEDEC J-STD-075 picks up where J-STD-020 left off by providing test methods to classify worst-case thermal process limitations for electronic components. Classification is referenced to common industry wave and reflow solder profiles includin The classifications represent maximum process sensitivity levels and do not establish rework conditions or recommended processes for an assembler. IPC JEDEC J-STD-075A outlines a process to classify and label non-semiconductor electronic component’s Process Sensitivity Level (PSL) and Moisture Sensitivity Level (MSL) consistent with the semiconductor industry’s classification levels (J-STD-020, Moisture/Reflow Sensitivity Classification for Nonhermetic Solid State Devices and J-STD-033, Handling, Packing, Shipping and Use of Moisture/Reflow Sensitive Surface Mount Devices). Developed by ECIA, IPC and JEDEC.
