ZED Level II - Leiterplatten-Baugruppendesign 1

Ein wesentlicher inhaltlicher Schwerpunkt des Kurses ist die Vermittlung der technologischen Kompetenz für produktionsgerechtes Design. Ein weiterer, die Vorbereitung des Designers auf seine zentrale Rolle innerhalb der Wertschöpfungskette und damit auf alle Phasen des Produktkreationsprozesses. Durch zahlreiche instruktive Beispiele wird die Notwendigkeit dieser Einbindung belegt und auf angemessene Verhaltensregeln hingewiesen.

Der Kurs Leiterplatten- und Baugruppen-Design 1 bietet einen umfassenden Einblick in das Rüstzeug des Designers und befähigt die Teilnehmer, das Wissen aus den verschiedenen Bereichen von der Elektrophysik bis zu Löt- und Testverfahren interdisziplinär zu vernetzen. Der Kurs wird mit der Prüfung zum Zertifizierten Elektronik-Designer (ZED Level II) abgeschlossen. Am letzten Tag können Sie Prüfung zum Certified Interconnect Designer des IPC (CID) optional ablegen.

Block 1: Rolle der Designer im Produktkreationsprozess

  • Wichtige Design-Regelwerke: DIN/IEC, IPC
  • Auftragsübernahme, Zeit- und Kosteneinschätzung
  • Leiterplattenkonzeptgespräch
  • Qualitätsmerkmale, DIN-ISO9000
  • Verhalten in der Schnittstellenfunktion
  • Team-, Koordinierungs-, Konfliktfähigkeit

Block 2: Fertigungstechnologie Baugruppenfertigung

  • Produktklassifizierung
  • Einfluss des Baugruppentests auf das Design
  • Einflüsse der Fertigungsabläufe auf das Design
  • Beispiel: Einfluss Abnahmekriterien

Block 3: Fertigungstechnologie LP-Herstellung

  • Elementare Designrichtlinien aus der LP-Fertigung
  • Datenformate und Dokumentation in der LP-Fertigung
  • Materialeinfluss auf die Wirtschaftlichkeit
  • Galvanische Oberflächen und ihr Designeinfluss
  • Fehlerbeispiele aus der Fertigung

Block 4: Zusammenführung der Designgrundlagen

  • Designkriterien und Eingangsdatenbearbeitung
  • Vorgaben aus der mechanischen Konstruktion, thermische und EMV-Vorgaben
  • Designvorgaben der Schaltungsentwicklung, Teststrategien, Schaltplanübernahme
  • Hinweise zu Bauteilebibliotheken
  • Designstrategie und Machbarkeit

Block 5: Designregeln für die konkrete Layouterstellung

  • Bauteilplatzierung, Wärmemanagement, Anschlussflächen
  • EMV-gerechtes Platzieren, Schaltungsgruppenverteilung
  • Entflechtung, Leiterzuggeometrie, Stromversorgung
  • Entkoppelung, Übersprechen, Impedanzkontrolle
  • Designintegrität

Block 6: Form der Dokumente und Fertigungsunterlagen

  • Fertigungsunterlagen, Daten und Dokumentation
  • Freigaben, Verteilung und Archivierung
  • Änderungsvorgang und Dokumentation

Prüfung zum Zertifizierten Elektronik-Designer (ZED Level II)

Der Kurs führt die Grundlagen, die zur Arbeit am heutigen Design unentbehrlich sind, zusammen. Er richtet sich vor allem an bereits aktive Leiterplattendesigner.

Layouter mit min. 2 Jahren Berufserfahrung und mit Grundkenntnissen im Aufbau, der Fertigung, dem Einsatz und der Funktion von Leiterplatten und Baugruppen, sind für diesen Kurs und für den ZED Level II zugelassen.

Markus Biener
Herr Markus Biener, Zollner Elektronik AG, ist vom IPC zertifizierter C.I.D., C.I.D.+, FED Designer und Referent. Er befasst sich seit 1994 mit dem Design von Leiterplatten, Baugruppen und Systemen und leitet seit 1998 das PCB Design Team der Zollner Elektronik AG. Der Schwerpunkt ist die Industrialisierung des Schaltungsentwurfes in enger Abstimmung mit der kompletten Design Chain. Er arbeitet seit 2004 in verschiedenen Arbeitskreisen mit den Themen Design Chain und Aus- und Weiterbildung mit.

Gerhard Gröner
Nach seiner Berufsausbildung in der Elektrotechnik kam Herr Gerhard Gröner zur Leiterplattenentflechtung und war bei der Fa. Grundig über 30 Jahre lang im LP-Designbereich tätig, zuletzt als Leiter einer Zentralabteilung. Seit 1998 ist Herr Gröner als beratender Ingenieur und freier Mitarbeiter im FED tätig. Der Schwerpunkt seiner Arbeit ist hier die Entwicklung eines Schulungskonzeptes für Leiterplatten- und Baugruppendesigner und die Durchführung der hieraus entwickelten Kurse. Seit 2002 ist Herr Gröner Master-Instructor des IPC.

Friedbert Hillebrand
Herr Friedbert Hillebrand verfügt über 25 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplatten-Design. Heute arbeitet er u.a. auch als freier Referent für den FED.

Michael Matthes
Michael Matthes studierte an der FH Darmstadt Elektrotechnik, mit dem Schwerpunkt Nachrichtenübertragung in der Telekommunikation und ist vom IPC zertifizierter CID, CID+ sowie FED Designer. Nach seinem Studium der Elektrotechnik im Bereich Nachrichtenübertragung arbeitete er zunächst 5 Jahre in der zentralen Elektronikentwicklung der WITTENSTEIN SE. Hier war er seit 2007 als Elektronikentwickler, in den Bereichen Antriebstechnik, Sensorik bzw. Implantate, mit den Schwerpunkten auf Design und 3D-Simulation tätig. In der hausinternen Expertenlaufbahn ist er als Senior Expert in den Bereichen „neue Elektroniktechnologien“ und „EDA-Systeme“ aktiv. Seit 2022 ist er Layoutspezialist im Advanced Solution Center bei Würth Elektronik GmbH & Co. KG.

Jennifer Vincenz
Jennifer Vincenz verfügt über weitreichendes und anerkanntes Fachwissen im Bereich CAD-Design und Leiterplattentechnologie. Sie ist vom IPC zertifizierter CID, CID+, Instructor und FED-Designer mit mehr als 30 Jahren Berufserfahrung. 1988 hat sie bei der ILFA GmbH im Bereich CAD-Design den Grundstein gelegt und Anfang der 90er Jahre tiefe Einblicke in die Abläufe der Leiterplattenfertigung beim Aufbau der CAM-Abteilung erworben. Von 2010 bis 2015 war sie bei der tecnotron elektronik GmbH im Bereich Softwarevertrieb tätig. Seit 2016 ist sie zurück bei der Firma ILFA und ist dort zuständig für Prozessanalyse und ERP-Aufbau. Außerdem berät sie die Kunden sowohl in Design-Fragen als auch in technologischen Aspekten und bietet Ihnen fachmännischen Support und Schulungen. Zu ihren Aufgaben gehören zusätzlich die interne Aus- und Weiterbildung und die technische Dokumentation. Als Referentin arbeitet sie seit 2002 aktiv am Schulungskonzept des FED mit und trägt mit Konferenzvorträgen zum Wissensaustausch bei.

Der Kurs wird mit der Prüfung zum Zertifizierten Elektronik-Designer ZED Level II abgeschlossen. Diese Prüfung ist in der Teilnahmegebühr enthalten.

Mehr zum ZED Schulungsprogramm...

Optional kann die Prüfung zum Certified Interconnect Designer des IPC (CID) belegt werden.

Prüfungsgebühr CID-Prüfung 550,00 EUR

Die Prüfungsgebühr (CID) beinhaltet folgende Leistungen:

  • CID Study Guide in Deutsch (digital)
  • CID Study Guide als Handout (Schwarz-Weiß Druck)
  • IPC-2221 in Deutsch (digital)
  • IPC-2222 in Deutsch (digital)
  • IPC-T-50  (derzeit Englisch) (digital)
  • CID- Prüfung und Zertifikat

Mehr zum CID und CID+...