Qualität Zuverlässigkeit v. Leiterplatten u. BG

11.06. - 12.06.2025 Berlin

Beginn

11.06.2025 — 12:00 Uhr

Ende

12.06.2025 — 17:00 Uhr

Ort

Berlin

Kosten

FED-Mitglieder: 795,00 €
Nichtmitglieder: 1.085,00 €

Teil 1  (Dr. Frank Ansorge, Fraunhofer Gesellschaft)

Qualität und Zuverlässigkeit von Leiterplatte und Flachbaugruppe

Betrachtungsobjekt Flachbaugruppe als Bestandteil eines elektronischen Gerätes
Begriffe Zuverlässigkeit, Aspekte von Qualität und Regelkonformität
Alterung und Lebensdauerende

Die Baugruppe und ihre Bestandteile
Schaltungsträger Leiterplatte
Aufbau- und Verbindungstechnik
Bauelemente

Auswahl, Eigenschaften und Qualifizierung von Oberflächen der Leiterplatte
Oberfläche chemisch Zinn
Oberfläche organisch passiviertes Kupfer (OSP)
Oberfläche HAL

Auswahl der Basismaterialien
Anforderungen und Beschreibung
Basismaterialparameter und Delamination im bleifreien Lötprozess
Basismaterial und sein Einfluss auf die Leiterplattenqualität

Lötstoffmasken
Beschreibungsgrößen und Unterschiede
wesentliche Leistungsmerkmale

Qualitätsrelevante Bewertungskriterien für Leiterplatten
Regelwerke IPC-A-600 und IPC-6012
weitere Regelwerke

Einfluss der Lötparameter
Flussmittel und Flussmittelapplizierung
Wellenlötung und Selektivlötung
Einflüsse des Designs auf den Löterfolg
Schäden durch den Lötprozess, Lötfehler

Qualifizierung von Baugruppen
Temperaturwechsel
Schock und Vibration
Trockene Wärme
Schäden nach Temperaturwechsel-Belastung

Teil 2 (Lutz Bruderreck, TechnoLab GmbH)

Baugruppen gefertigt mit Leiterplatten mit der Endoberfläche Electroless Nickel-Gold  (ENIG)

Besonderheiten von ENIG gegenüber anderen Leiterplattenendoberflächen
Prozess der Abscheidung
Wichtige Leistungsmerkmale und Beschreibungsgrößen
Applikationen
Anforderungen an die Leiterplatte
Bewertung der Konformität nach den Regelwerken der IPC und IEC
Hierarchie der Regelwerke

Besonderheiten von Lötverbindungen auf ENIG
Vorgang der Benetzung auf ENIG
Leiterplatten mit ENIG im Lötprozess
Auswirkungen der unterschiedlichen Arten des Wärmeeintrags

Leiterplatten mit ENIG in einer Kombination aus mehreren Prozessen
Beschreibung der technischen Tauglichkeit von Leiterplatten mit ENIG
Lötprozess, Wire Bond, Einpresstechniken
ENIG in Kontaktaufgaben

Probleme und potentielle Fehler
Korrosion der Leiterplatte
Korrosion der Baugruppe nach feuchter Wärme
Beständigkeit gegen Umweltlasten

Untersuchung im Labor und Bewertungsverfahren
Aufgabenstellung an das Labor
Reinheit und ionische Kontamination
Bewertung des Zustands von Lötverbindung und Leiterplatte nach Belastung
Auswahl der Analyseverfahren

Bewertung von Lötverbindungen
Befund optische Inspektion
Befund Metallographische Präparation und Inspektion
Befund Röntgeninspektion
REM-Inspektion und EDX-Analyse

Lötbarkeit, Benetzbarkeit, Lötbarkeitstest
Verfahren und Regelwerke
Übertragung von Versuchsergebnissen auf reale Verhältnisse

Beschaffung von Leiterplatten
Einflussgrößen auf die Zuverlässigkeit aus dem Prozess
Prozessschritte und Audit beim Leiterplattenhersteller

Abschlussdiskussion mit den Referenten

FED e. V.
Plaza Frankfurter Allee
Frankfurter Allee 73c
10247 Berlin


Dipl-Ing. Lutz Bruderreck (Bild 1)

Herr Bruderreck studierte an der TFH Berlin Feinwerktechnik mit der Vertiefungsrichtung Gerätekonstruktion. Seit 1995 ist er bei der TechnoLab GmbH in Berlin beschäftigt, deren Mitgründer er auch ist. Seit 2001 ist er dort als Geschäftsführer tätig.

Schwerpunkte seiner Tätigkeit sind die Schadensanalytik und Schadenssimulation an Elektroniken an der Schnittstelle zwischen Schaltungsträger, Lötverbindung und Bauelement sowie die Qualifizierung von Leiterplatten.

Zu seiner Tätigkeit gehört auch die gutachterliche Bewertung von Schadensfällen sowie Schulungen und Seminare zum Themenkomplex Schadensanalytik an Elektronikaufbauten und Bewertung von Leiterplatten.

Herr Bruderreck ist Mitarbeiter der DKE: Deutsche Kommission Elektrotechnik Elektronik Informationstechnik, K682 des TC91 Aufbau- und Verbindungstechnik sowie des DKE K511 Sicherheit elektrischer Hausgeräte.

Dr.-Ing. Frank Ansorge

Dr.-Ing. Frank Ansorge  ist Dipl.-Ing. für Werkstoffwissenschaften.1995 promovierte er am Institut für Zuverlässigkeit und Schadenskunde im Maschinenbau an der Universität Karlsruhe. Danach trat er als wissenschaftlicher Mitarbeiter am Institut für Zuverlässigkeit und Mikrointegration Berlin, in die Fraunhofergesellschaft ein. Aufgrund seines Know-how zum Einsatz von Kunststoffen in der Mikroelektronik, Verkapselung von Bauelementen, BGA, CSP und Mechatronik wurde er 1996 zum Gruppenleiter „Plastic Packaging“ ernannt.

1998 begann Dr. Ansorge mit dem Aufbau der Projektgruppe Mikro-Mechatronik in Oberpfaffenhofen und leitete zeitgleich die Abteilung „Polytronische Systeme“ am  Forschungsschwerpunkt FhG-IZM in München. 2003 übernahm Dr. Ansorge die Leitung der Abteilung Mikro-Mechatronische Systeme des Fraunhofer IZM. Seit 2009 ist er Leiter des Standortes des Fraunhofer IZM in Oberpfaffenhofen.


1. Tag 12:00 - 17:00 Uhr, 2. Tag 09:00 - 17:00 Uhr

Enthaltene Leistungen

Schulungsunterlagen, eine Teilnahmebescheinigung,  1 x Mittagessen (2. Tag) und alkoholfreie Pausengetränke.

Die Schulungen werden in Deutsch gehalten.


Nach Eingang Ihrer Anmeldung erhalten Sie als Bestätigung der Teilnahme eine Rechnung mit dem Zahlbetrag. Der Kostenbeitrag ist vor Veranstaltungsbeginn an den FED zu überweisen. Bitte zahlen Sie erst nach Erhalt der Rechnung.

Bei Stornierung der Anmeldung zwischen 28 und 14 Tagen vor Seminar-/Kursbeginn (nur schriftlich per Post, E-Mail oder Telefax möglich – es gilt der Posteingangsstempel) wird eine Stornogebühr in Höhe von 30 % des Gesamtrechnungsbetrages erhoben. Danach ist in jedem Fall der volle Betrag zu zahlen. Bei Nichterscheinen oder verspäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Teilnahmegebühr.

Der Veranstalter behält sich das Recht vor, den Seminartermin auch nach erfolgter Anmeldebestätigung unter Rückerstattung der Gebühren abzusagen. Mindestteilnehmerzahl: 8.

Bitte buchen Sie Ihre Übernachtungen selbst. Folgende Hotels und Pensionen befinden sich in der Nähe des FED-Schulungsraumes:


B&B Hotel Berlin-City-Ost
Frankfurter Allee 57 - 59
10247 Berlin
Tel.: +40 (0)30 720 22 100 oder berlin-city-ost@hotelbb.com
www.hotel-bb.com

Vom Hotel zum FED ca. 2 Minuten Fußweg

NH Berlin City Ost
Rathausstr. 2-3
10367 Berlin-Lichtenberg
Reservierungen +49 30 22388599 Tel.: +49 30 557570
nhberlincityost@nh-hotels.com

the niu Hide
Frankfurter Allee 113
10365 Berlin, Deutschland
https://the.niu.de/hotels/deutschland/berlin/the-niu-hide

Hotel Kiez Pension Berlin
Jungstr. 41
Tel. + 49 30275712910
10 min zu Fuß zum FED e.V.

         
        


Jetzt anmelden