Qualität und Zuverlässigkeit von Leiterplatten und Baugruppen

Durch die Reduzierung der Strukturgrößen und die Erhöhung der Packungsdichte steigen die Anforderungen an Leiterplatten und Baugruppen. Das betrifft sowohl die Anforderungen an die Lötbarkeit der Leiterplattenoberflächen als auch die Anforderungen an die Eigenschaften der Isolierstoffe von Basismaterial und Lötstoppmaske. Die Qualität und Zuverlässigkeit und die möglichen Fehler auf und in der Leiterplatte beeinflussen direkt die Qualität und Zuverlässigkeit der Baugruppen, sowohl bei den Lötverbindungen als auch in Struktur und Aufbau der bestückten Leiterplatten in Bezug auf die Durchmetallisierungen, Innenlagen, Anbindungen, Laminatintegrität usw.

Dieses Seminar unterteilt sich in zwei Vorträge, die sich mit den äußeren und inneren Aspekten der Qualität und Zuverlässigkeit bei Leiterplatten und Baugruppen beschäftigen.

Der Vortrag von Herrn Lutz Bruderreck, TechnoLab GmbH, befasst sich im Schwerpunkt mit fehlerhaften Leiterplattenoberflächen und den Auswirkungen auf die Lötverbindungen. Am Beispiel der Endoberfläche chemisch Nickel-Gold (ENIG) werden Prüfverfahren vorgestellt, die sich für eine aussagekräftige Bewertung eignen.

Herr Dr. Frank Ansorge, ZVE Fraunhofer IZM, beschäftigt sich mit dem Einfluss der Leiterplattenqualität auf Ausfälle elektronischer Baugruppen. Schadensbeispiele aus der Praxis, ausgelöst durch Leiterplattenfehler, werden dargestellt. Die Leiterplattenqualität wird nach den Kriterien aktueller IPC-Standards beurteilt und die Auswirkung auf die Lötstellenqualität und die Zuverlässigkeit elektronischer Baugruppen aufgezeigt. Standardisierte Leiterplattenprüfungen werden dargestellt und deren Aussagekraft für komplexe Aufbauten und den Anforderungen im bleifreien Prozess diskutiert.

Die Vorträge enthalten umfangreiches Bildmaterial der Referenten mit diversen Fehlerbildern aus der täglichen Praxis.

Mit dem Seminar sollen den Teilnehmern die Zusammenhänge und Abhängigkeiten von Leiterplatten- und Baugruppenqualität und die Auswirkungen auf die Zuverlässigkeit der elektronischen Baugruppen aufgezeigt und ein Überblick über die Prüfmethoden gegeben werden.

Dauer

1,5-Tages Seminar

Teilnahmegebühren

FED-Mitglieder: 650,00 €
Nichtmitglieder: 895,00 €

Staffelpreis (ab der zweiten Anmeldung)
FED-Mitglieder: 560,00 €
Nichtmitglieder: 770,00 €

Teil 1  (Dr. Frank Ansorge, Fraunhofer Gesellschaft)

Betrachtungsobjekt Flachbaugruppe als Bestandteil eines
elektronischen Geräts

  • Begriffe Zuverlässigkeit, Aspekte von Qualität und Regelkonformität
  • Alterung und Lebensdauerende

Die Baugruppe und ihre Bestandteile

  • Schaltungsträger Leiterplatte
  • Aufbau- und Verbindungstechnik
  • Bauelemente

Auswahl, Eigenschaften und Qualifizierung von Oberflächen
der Leiterplatte

  • Oberfläche chemisch Zinn
  • Oberfläche organisch passiviertes Kupfer (OSP)
  • Oberfläche HAL

Auswahl der Basismaterialien

  • Anforderungen und Beschreibung
  • Basismaterialparameter und Delamination im bleifreien Lötprozess
  • Basismaterial und sein Einfluss auf die Leiterplattenqualität

Lötstoppmasken

  • Beschreibungsgrößen und Unterschiede
  • wesentliche Leistungsmerkmale

Qualitätsrelevante Bewertungskriterien für Leiterplatten

  • Regelwerke IPC-A-600 und IPC-6012
  • Weitere Regelwerke

Einfluss der Lötparameter

  • Flussmittel und Flussmittelapplizierung
  • Wellenlötung und Selektivlötung
  • Einflüsse des Designs auf den Löterfolg
  • Schäden durch den Lötprozess, Lötfehler

Qualifizierung von Baugruppen

  • Temperaturwechsel
  • Schock und Vibration
  • Trockene Wärme
  • Schäden nach Temperaturwechsel-Belastung

Teil 2 (Lutz Bruderreck, TechnoLab GmbH)

  • Einführung und Vorstellung
  • Begriffe und Regelwerke Qualität + Zuverlässigkeit
  • Hierarchie der Regelwerke
  • Lötverbindungen
  • Imperfektionen einer Lötverbindung – Voiding
  • Lötverbindungen Alterung und Versagen
  • Robustheit Leiterplatte
  • Dielektrische Schichten + Kupfer Merkmale und Fehlerbilder
  • Vergleich der Methoden X-Ray vs Metallographie

Abschlussdiskussion mit den Referenten

Das Seminar richtet sich in erster Linie an Ingenieure und Techniker, die in der Entwicklung, Fertigung und Prüfung von Geräten und Systemen der Elektrotechnik / Elektronik tätig sind. Außerdem an Verantwortliche im Qualitäts- und Reklamationsmanagement und in der Fehleranalyse.

Dipl-Ing. Lutz Bruderreck

Herr Bruderreck studierte an der TFH Berlin Feinwerktechnik mit der Vertiefungsrichtung Gerätekonstruktion. Seit 1995 ist er bei der TechnoLab GmbH in Berlin beschäftigt, deren Mitgründer er auch ist. Seit 2001 ist er dort als Geschäftsführer tätig. Schwerpunkte seiner Tätigkeit sind die Schadensanalytik und Schadenssimulation an Elektroniken an der Schnittstelle zwischen Schaltungsträger, Lötverbindung und Bauelement sowie die Qualifizierung von Leiterplatten. Zu seiner Tätigkeit gehört auch die gutachterliche Bewertung von Schadensfällen sowie Schulungen und Seminare zum Themenkomplex Schadensanalytik an Elektronikaufbauten und Bewertung von Leiterplatten. Herr Bruderreck ist Mitarbeiter der DKE: Deutsche Kommission Elektrotechnik Elektronik Informationstechnik, K682 des TC91 Aufbau- und Verbindungstechnik sowie des DKE K511 Sicherheit elektrischer Hausgeräte.

Dr.-Ing. Frank Ansorge

Dr.-Ing. Frank Ansorge ist Dipl.-Ing. für Werkstoffwissenschaften.1995 promovierte er am Institut für Zuverlässigkeit und Schadenskunde im Maschinenbau an der Universität Karlsruhe. Danach trat er als wissenschaftlicher Mitarbeiter am Institut für Zuverlässigkeit und Mikrointegration Berlin, in die Fraunhofergesellschaft ein. Aufgrund seines Know-how zum Einsatz von Kunststoffen in der Mikroelektronik, Verkapselung von Bauelementen, BGA, CSP und Mechatronik wurde er 1996 zum Gruppenleiter „Plastic Packaging“ ernannt. 1998 begann Dr. Ansorge mit dem Aufbau der Projektgruppe Mikro-Mechatronik in Oberpfaffenhofen und leitete zeitgleich die Abteilung „Polytronische Systeme“ am  Forschungsschwerpunkt FhG-IZM in München. 2003 übernahm Dr. Ansorge die Leitung der Abteilung Mikro-Mechatronische Systeme des Fraunhofer IZM. Seit 2009 ist er Leiter des Standortes des Fraunhofer IZM in Oberpfaffenhofen.

1,5-Tages Seminar

1. Tag: 09:00 - 17:00 Uhr
2. Tag: 09:00 - 14:00 Uhr