Qualität und Zuverlässigkeit von Leiterplatten und Baugruppen

Durch die Reduzierung der Strukturgrößen und die Erhöhung der Packungsdichte steigen die Anforderungen an Leiterplatten und Baugruppen. Das betrifft sowohl die Anforderungen an die Lötbarkeit der Leiterplattenoberflächen als auch die Anforderungen an die Eigenschaften der Isolierstoffe von Basismaterial und Lötstoppmaske. Die Qualität und Zuverlässigkeit und die möglichen Fehler auf und in der Leiterplatte beeinflussen direkt die Qualität und Zuverlässigkeit der Baugruppen, sowohl bei den Lötverbindungen als auch in Struktur und Aufbau der bestückten Leiterplatten in Bezug auf die Durchmetallisierungen, Innenlagen, Anbindungen, Laminatintegrität usw.

Präsenz-Seminar

Das Seminar unterteilt sich in zwei Vorträge, die sich mit den äußeren und inneren Aspekten der Qualität und Zuverlässigkeit bei Leiterplatten und Baugruppen beschäftigen.

Herr Dr. Tobias Zweifel, Fraunhofer EMFT, beschäftigt sich mit vertrauenswürdigen Lieferketten und deren Prüfung - mit dem Schwerpunkt auf SMD-Komponenten / Mikrochips.

Der Vortrag von Herrn Lutz Bruderreck, TechnoLab GmbH, befasst sich im Schwerpunkt mit fehlerhaften Leiterplattenoberflächen und den Auswirkungen auf die Lötverbindungen. Am Beispiel der Endoberfläche chemisch Nickel-Gold (ENIG) werden Prüfverfahren vorgestellt, die sich für eine aussagekräftige Bewertung eignen.

Online-Seminar

Das Online-Seminar befasst sich im Schwerpunkt mit fehlerhaften Leiterplattenoberflächen und den Auswirkungen auf die Lötverbindungen. Am Beispiel der Endoberfläche chemisch Nickel-Gold (ENIG) werden Prüfverfahren vorgestellt, die sich für eine aussagekräftige Bewertung eignen. Es werden den Teilnehmern umfangreiches Bildmaterial mit diversen Fehlerbildern aus der täglichen Praxis präsentiert und diskutiert.

Mit dem Seminar sollen den Teilnehmern die Zusammenhänge und Abhängigkeiten von Leiterplatten- und Baugruppenqualität und die Auswirkungen auf die Zuverlässigkeit der elektronischen Baugruppen aufgezeigt und ein Überblick über die Prüfmethoden gegeben werden.

  • Einführung und Vorstellung
  • Begriffe und Regelwerke Qualität + Zuverlässigkeit
  • Hierarchie der Regelwerke
  • Lötverbindungen
  • Imperfektionen einer Lötverbindung – Voiding
  • Lötverbindungen Alterung und Versagen
  • Robustheit Leiterplatte
  • Dielektrische Schichten + Kupfer Merkmale und Fehlerbilder
  • Vergleich der Methoden X-Ray vs Metallographie

Abschlussdiskussion mit dem Referenten

Das Seminar richtet sich in erster Linie an Ingenieure und Techniker, die in der Entwicklung, Fertigung und Prüfung von Geräten und Systemen der Elektrotechnik / Elektronik tätig sind. Außerdem an Verantwortliche im Qualitäts- und Reklamationsmanagement und in der Fehleranalyse.

Dipl-Ing. Lutz Bruderreck

Herr Bruderreck studierte an der TFH Berlin Feinwerktechnik mit der Vertiefungsrichtung Gerätekonstruktion. Seit 1995 ist er bei der TechnoLab GmbH in Berlin beschäftigt, deren Mitgründer er auch ist. Seit 2001 ist er dort als Geschäftsführer tätig. Schwerpunkte seiner Tätigkeit sind die Schadensanalytik und Schadenssimulation an Elektroniken an der Schnittstelle zwischen Schaltungsträger, Lötverbindung und Bauelement sowie die Qualifizierung von Leiterplatten. Zu seiner Tätigkeit gehört auch die gutachterliche Bewertung von Schadensfällen sowie Schulungen und Seminare zum Themenkomplex Schadensanalytik an Elektronikaufbauten und Bewertung von Leiterplatten. Herr Bruderreck ist Mitarbeiter der DKE: Deutsche Kommission Elektrotechnik Elektronik Informationstechnik, K682 des TC91 Aufbau- und Verbindungstechnik sowie des DKE K511 Sicherheit elektrischer Hausgeräte.