ZED Level I - Grundlagenkurs Leiterplattendesign

Der Kurs ZED Level I ist die erste Stufe der Ausbildung zum Zertifizierten Elektronik-Designer. Er vermittelt die Grundlagen des Leiterplattendesigns von der Idee bis zur fertigen Baugruppe.

Anhand eines Schulungsprojektes werden theoretische Kenntnisse vermittelt und in Übungen mit einer handelsüblichen CAD-Software umgesetzt. Bei je einem Leiterplattenhersteller und Baugruppenfertiger  vor Ort durchlaufen die Teilnehmer den kompletten Herstellungsprozess einer Leiterplatte inklusive Bestückung und Prüfung. Jeder Teilnehmer erhält nach dem 2-wöchigen Kurs eine funktionierende Baugrup-pe und praxisnahe Schulungsunterlagen, die er im beruflichen Alltag als Nachschlagewerk verwenden kann. Der Kurs gliedert sich in zwei Teile mit je fünf Schulungstagen.

Dauer

2 x 5 Tage

Teilnahmegebühren

FED-Mitglieder: 3.380,00 €
Nichtmitglieder: 3.880,00 €

Teil 1 (1. Woche)

Modul 1 - 4

  • Einführung Leiterplatte, Designprozess
  • Basis Begriffe in der Elektrotechnik
  • Einführung in die Arbeit mit der CAD-Sofware
  • Praxis: CAD-Umsetzung

Modul 5 - 8

  • Einführung Bauteile-Bibliotheken
  • Einführung Schaltplan
  • Praxis: CAD-Umsetzung

Modul 9 - 12

  • Projekt eröffnen, Leiterplattendefinitionen, 2 Lagen, Platzierung mit THT-Bauteilen, Routing
  • Design Rules (DRC), Verbesserungen, Fertigungsdaten mit Gerber
  • Praxis: CAD-Umsetzung

Modul 13 - 16

  • Dokumentation für die Fertigung erstellen
  • Vertiefungen, Vermeidung von Inseln und Antennen, Kupferflächen, Wärmefallen, Lötstopp, Baugruppentest
  • Praxis: CAD-Umsetzung

Modul 17 - 19

  • Zusammenfassung
  • Prüfung zum Zertifizierten Elektronik-Designer (ZED Level I) Teil 1 von 2

  • Auswertung

Teil 2 (2. Woche)

Modul 21 - 24

  • Leiterplattendesign: 4 Lagen, Platzierung mit SMD Bauteilen, Routing
  • Design Erweiterung und Vertiefung
  • Praxis: CAD-Umsetzung

Modul 25 - 28

  • Begrifferklärung EMV, Impedanz, Signalintegrität
  • Praxis: Fehlererkennung im Schulungsprojekt
  • Qualitäts-Technik 1: Spezifikation, Design, Zuverlässigkeit
  • Qualitäts-Technik 2: Leiterplatte, Baugruppe, Qualifikation

Modul 29 - 32

  • Vorbereitung zum Besuch Leiterplattenfertigung, Arbeitsvorbereitung, CAM
  • Fertigung und deren Maschinenpark
  • Praxis: Besichtigung einer Leiterplattenfertigung, Arbeitsvorbereitung, CAM, Fertigungsprozesse

Modul 33 - 36

  • Vorbereitung zum Besuch Baugruppenfertigung, Arbeitsvorbereitung, Lötprozesse, ESD
  • Fertigungstechnologien, -prüfungen
  • Praxis: Besichtigung einer Baugruppenfertigung, Arbeitsvorbereitung, Fertigungsprozesse

Modul 37- 39

  • Zusammenfassung
  • Prüfung zum Zertifizierten Elektronik-Designer (ZED Level I) Teil 2 von 2
  • Auswertung, Zertifikatsvergabe

Der Kurs richtet sich an Neueinsteiger und Hardware-Entwickler, die praxisnah, zeitoptimiert und berufsbegleitend das Leiterplattendesign erlernen wollen. Die zukünftigen Designer benötigen Basiswissen der Elektrotechnik, der Fertigungstechnologie, sowie in der Materialkunde um die komplexen Zusammenhänge im Designprozess zu verstehen.

Erika Reel

Mitglied des FED-Vorstands und verantworlich für den Bereich Design im FED. Nach 7-jähriger Tätigkeit als PCB Layouterin bei ABB in Turgi war Erika Reel 22 Jahre bei der Firma Omnisec AG in Dällikon, Schweiz, tätig. In der Entwicklung der hochzuverlässigen Nachrichtentechnik hat sie 10 Jahre die Elektronikkonstruktion und 10 weitere Jahre die Elektronik und Mechanikkonstruktion geleitet.

Dieter Wachter

Dieter Wachter ist seit 1986 Entwicklungsingenieur bei Diehl BGT Defence in Überlingen und beschäftigt sich mit dem Design von Leiterplatten und Hybriden. Als Gruppenleiter berät und unterstützt er Entwickler bei der Aufbau- und Verbindungstechnik. Dieter Wachter wurde ausgezeichnet mit dem 1. Preis des Veribest PCB-Design-Wettbewerbs 1999 und dem EDA-Vendor PCB-Design-Award 2002 (heute: Mentor Leadership Award).

Der Kurs besteht aus 2 Teilen mit je 5 Schulungstagen (Mo-Fr)

Schulungstermine

Teil 1: 11.-15.03.2019
Teil 2: 08.-12.04.2019

jeweils Mo- Fr

Mo-Do 08:30 - 16:30 Uhr
Fr 08:00 - 15:30 Uhr

Die Kursgebühren gelten für den kompletten 2-teiligen Grundlagenkurs Leiterplattendesign Theorie & Praxis (2 x 5-tägige Schulung).

Enthaltene Leistungen

Schulungsunterlagen, fertige Baugruppe (Schulungsprojekt), Benutzung Schulungslaptop (CAD-Software: Pulsonix), ZED Level I Prüfungen Teil 1 und 2, ZED Level I Abschlusszertifikat, 10 x Mittagessen, Kaffeepausen sowie alkoholfreie Pausengetränke.

Die Teilnehmerzahl ist auf 12 Personen pro Kurs begrenzt.

Nach Eingang Ihrer Anmeldung erhalten Sie als Bestätigung der Teilnahme eine Rechnung mit dem Zahlbetrag. Der Kostenbeitrag ist vor Veranstaltungsbeginn an den FED zu überweisen. Bitte zahlen Sie erst nach Erhalt der Rechnung.

Bei Stornierung der Anmeldung zwischen 28 und 14 Tagen vor Seminar-/Kursbeginn (nur schriftlich per Post, E-Mail oder Telefax möglich – es gilt der Posteingangsstempel) wird eine Stornogebühr in Höhe von 30 % des Gesamtrechnungsbetrages erhoben. Danach ist in jedem Fall der volle Betrag zu zahlen. Bei Nichterscheinen oder verspäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Teilnahmegebühr.

Der Veranstalter behält sich das Recht vor, den Seminartermin auch nach erfolgter Anmeldebestätigung unter Rückerstattung der Gebühren abzusagen.
Mindestteilnehmerzahl: 8.

Die Schulungen werden in Deutsch gehalten.

Teil 1 und 2 des Kurses schließen jeweils mit einer Prüfung ab. Nach Bestehen der Prüfungen erlangen die Teilnehmer den Abschluss Zertifizierter Elektronik-Designer ZED Level I.

Damit erlangen die Teilnehmer die erste Stufe einer anerkannten beruflichen Qualifikation, die ihnen eine optimale Ausgangsposition für die Karriere in einer Branche mit Zukunft gewährt.

Mehr zum Schulungsprogramm "Zertifizierter Elektronik-Designer (ZED)"...