High-Speed-Baugruppen-Design

Mit diesem 3-Tagesseminar wird denTeilnehmern die Befähigung vermittelt, optimale Schaltungs- und Leiterplatten-Designs (Layout & Lagenaufbau) für High-Speed-Anwendungen unter Berücksichtigung der Signalintegrität und der EMV zu generieren.

Es werden die verschiedenen Designstrategien erklärt und mit Hilfe von Simulationswerkzeugen, die freundlicherweise von den Firmen ZUKEN und POLAR zur Verfügung gestellt werden, durchgespielt. Darüber hinaus beschäftigt sich der Kurs auch intensiv mit dem Einsatz von differentiellen Signalen. Zum Schlüsselelement Lagenaufbau werden nach Vermittlung theoretischer Grundlagen mit Hilfe von Planungswerkzeugen verschiedene interaktive Modelle erstellt. Dabei haben die Teilnehmer die Möglichkeit, aus der eigenen Projektumgebung Lagenaufbauten mitzubringen und diese nach Bearbeitung zu diskutieren. Große Aufmerksamkeit wird der rechtzeitigen Einbindung dieser Problematik im Entwicklungs- und Designprozess sowie der Zusammenarbeit von Entwicklern und Designern gewidmet. Der Kurs schließt mit einer Erfolgskontrolle ab.

Dauer

3-Tages Seminar

Teilnahmegebühren

FED-Mitglieder: 1.385,00 €
Nichtmitglieder: 1.660,00 €

1. Einführung in “High-Speed” Design

  • Wann ist eine Baugruppe “High Speed“
  • Wie die Industrie „High Speed“ voran treibt
  • Das Ziel ist Signal Qualität
  • Systemanforderungen an High Speed
  • Anforderungen an Layout und Systemdesign


2. Grundlagen – Signale auf Leitungen

  • Anstiegszeit und kritische Leitungslänge
  • Impulse und HF-Spektrum
  • Impedanz elektrischer Leitungen
  • Widerstand, Induktivität und Kapazität
  • HF-Rückstromweg - Schlitze auf Masselagen


3. Reflexionen und Leitungsterminierung

  • Reflexionsmechanismus
  • Terminierungs-Strategien
  • Topologien
  • Bidirektionale Busterminierung


4. Leitungs-Topologien, Timing und Crosstalk

  • Leitungs-Topologien
  • Induktive/kapazitive Kopplung
  • Forward/Backward Crosstalk
  • Koppelstärke und Designmaßnahmen
  • Differentielle Signalübertragung
  • Timing – Zeitkritisches Schalten


5. Simulationsmodelle & Methoden

  • IO-IC Characteristics
  • Einfache Modelle vs Reale Bauteile
  • Modelquellen
  • IBIS Modelle
  • Simulations-Methoden
  • Constraints Management
  • PCB Tool Flow
  • Design Kits


6. Stromversorgungssystem

  • Impedanz der Stromversorgung
  • Spannungseinbrüche und Gegenmaßnahmen
  • Anforderungen an das Stromversorgungssystem
  • Abblocken mit Kondensatoren - VCC-GND Lagen
  • Resonanzen und Abstrahlung


7. Planung & Konstruktion Impedanz kontrollierter Multilayer (Grundlagen)

  • Materialien – Kerne, Prepregs, Kupferfolien
  • Microstrip und Stripline
  • Planung von Multilayern - Impedanzbestimmung
  • Lagenaufbau Varianten
  • Einfluss von Vias und Bauteilen auf die Impedanz
  • Erstellen verschiedener Lagenaufbauten mit einem Impedanz-Planungs-Tool
  • Schaltungsentwickler
  • Leiterplatten- und Systemdesigner
  • Leiterplattenhersteller
  • Systemplaner
  • Mitarbeiter im Prüf- und Testbereich

Den Teilnehmern wird die Befähigung vermittelt, optimale Schaltungs- und Leiterplattendesigns für High-Speed-Anwendungen unter Berücksichtigung der Signalintegrität und der EMV zu generieren.

Friedbert Hillebrand

Friedbert Hillebrand verfügt über 25 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplatten-Design. Heute arbeitet er u.a. auch als freier Referent für den FED.

Zertifizierter Elektronik-Designer Level IV ZED Wahlseminar

Für Teilnehmer am Weiterbildungsprogramm zur Erlangung der Qualifikation "Zertifizierter Elektronik-Designer Level IV" steht dieses Seminar neben anderen als Auswahl. Die abschließende Prüfung besteht aus 16 Multiple Choice Fragen von denen min. 12 richtig beantwortet werden müssen.