Power-Integrity & Abblockung – komplexe Herausforderungen & passende Lösungen
Power-Integrity & Abblockung – komplexe Herausforderungen & passende Lösungen
Ein entscheidenderer Faktor zur Sicherstellung sowohl von Funktionalität und Signal-Integrität sowie der Einhaltung der EMV-Vorgaben komplexer elektronischer Baugruppen ist der Entwurf eines stabilen Stromversorgungsystems (Power-Distribution System, PDS) und damit einhergehend eine effektive Strategie zur Abblockung.
Aktive Komponenten werden immer leistungsfähiger, haben mehrere CPU-Kerne und bieten eine Vielzahl von integrierten Funktionen und Kommunikationsschnittstellen wie PCIe, Ethernet, USB und/oder WiFi . Dazu gibt es den Trend zu weiterer gehender Miniaturisierung (HDI, UHDI) und zu mehr und mehr mobilen Geräten.
Der damit einhergehende Rückgang der Versorgungspannungspegel bis hinunter in den Bereich von unter 1V (z.B. moderne LP-DDR5 Speicher) und die gleichzeitig stark zunehmende Anzahl der von den ICs benötigten verschiedenen Spannungen für die verschiedenen Interfaces und die zum Teil dramatisch angestiegene Leistungsaufnahme der Recheneinheiten (CPUs, DSPs, Micro-Controller oder SoCs/FPGAs) bis in die Bereiche von oft über 100Watt in der Spitze definieren den Problemraum.
Das erfordert die Berücksichtigung der Anforderungen des PDS durchgängig im Entwurfsprozess.
Die hohen Stromstärken können zu weiteren Problemen wie der Entstehung von Wärme und einer verminderten Verlässlichkeit und einer erhöhten EMV-Abstrahlung führen. Das Schaltnetzteil mit seinen Spannungsreglern (VRM) oder oft auch Power-Management-ICs (PMICS) kann Spannungsschwankungen nur eingeschränkt und nur im niederfrequenten kHz-Bereich ausgleichen.
Für die Stabilität in höheren Frequenzbereichen müssen daher Kapazitäten im System sorgen Die Sicherstellung einer guten Powerintegrität verlangt dabei eine Stabilität des PDS über den gesamten Frequenzbereich hinweg, von Gleichspannung (DC) bis hin zu einigen Oberwellen der auf der Leiterplatte verwendeten Taktfrequenzen.
Es hat sich bei vielen Anwendungen gezeigt, das Daumenregeln und mystisches „Geheimwissen“ durchaus zu sporadischen, nur schwer zu detektierenden Fehlfunktionen führen kann. Diese Problematik und deren effiziente Adressierung im Entwurfsprozess für den Leiterplatten-Layouter ist Thema des Vortrages.
