Die 13 häufigsten Designfehler bei Leiterplatten – und wie man sie vermeidet

Ein Webinar für Ingenieure, Designer und alle anderen, die am PCB Design oder Produktionsprozess beteiligt sind. Es zeigt häufige Designfehler und deren Auswirkungen auf die fertige Leiterplatte auf und legt dar, wie man diese vermeiden kann. Der Leiterplattenhersteller hat einen umfangreichen Erfahrungsschatz bei der Bearbeitung und Optimierung von Leiterplattendesigns. Demnach benötigen ca. 30% der übermittelten Designs ein bestimmtes Maß an Verbesserungen. Angefangen bei Standardeinstellungen im CAD Programm, die übersehen wurden und dadurch Abweichungen verursachen, bis hin zu komplexen Leiterplattendesigns, für welche spezielle Regeln implementiert werden müssen.

Nachfolgend eine Übersicht über Designfehler, die bei Leiterplatten häufiger auftreten.

1 Zu geringe Restringbreite

2 Abstände durchkontaktierter Bohrungen (PTH) zum Kupfer

3 Abstände nicht-durchkontaktierter Bohrungen (NPTH) und Schlitze zum Kupfer

4 Durchkontaktierungen am Rand von SMD-Pads,bzw. sehr nahe an SMD-Pads

5 Leiterbahnbreite und Isolationsabstand passen nicht zu der gewählten Basiskupferdicke

6 Nicht angeschlossene Leiterbahnen in Kupferlagen

7 “Sliver” und zu geringe Leiterbahnabstände im selben Netz

8 Kupfer zur Kante – Abstand zwischen Kupferlayout und Kontur

9 Unsachgemäßes Design der SMD/BGA-Pads

10 Lötstoppmaske ist im gleichen Design übergroß /ohne Übergröße

11 Lötstoppmaskensteg zu schmal

12 Lötstoppmaskenabdeckung

13 Fehler beim Bestückungsdruck


Ein Event der Regionalgruppe Nürnberg
Dauer: 1 Stunde

• Das Online-Event wird aufgezeichnet
• Zur Durchführung des Online-Events verwenden wir "Zoom Webinar". Hinweise zur Datenverarbeitung finden Sie insoweit unter www.fed.de/datenschutz-webinare/
• Kosten: 0,- €