

Empfehlungen des FED und ZVEI zu Multiple Solder Limits

1. Hintergrund

Der Zentralverband Elektrotechnik- und Elektronikindustrie e. V. (ZVEI) und der Fachverband für Design, Leiterplatten- und Elektronikfertigung (FED) sind führende Industrieverbände der deutschen Elektronikindustrie. Sie repräsentieren eine Branche mit 193,5 Milliarden Euro Umsatz und rund 888.000 Beschäftigten.

ZVEI und FED setzen sich konsequent sowohl in der Normungsarbeit als auch in vielen anderen Gremien für die Sicherheit und Zuverlässigkeit der Branchenprodukte ein. Die Verbände kooperieren daher seit jeher mit Organisationen aus dem Bereich Normung und Sicherheit. Vor diesem Hintergrund haben ZVEI und FED die Forderung von UL nach neuen Vorgaben bei Mehrfachlötungen konstruktiv aufgegriffen: In mehreren Round Table-Gesprächen und Arbeitsgruppen-Sitzungen der beiden Verbände haben Vertreter aus den Bereichen Basismaterialien, Lote, Lacke, Leiterplatten und Baugruppen folgende Empfehlung erarbeitet.

2. Herangehensweise

Mehrfachlötungen sind heute in vielen Produktionen üblich. Die Vielfalt der Baugruppen und der daraus resultierende individuelle Wärmebedarf erfordert eine individuelle Anpassung der Lötprofilierung. Dies gilt sowohl für die Flow-Verfahren als auch für den Reflow-Prozess. Bei den Flow-Verfahren sind die thermischen Belastungen für die Leiterplatte durch die Anlagentechnik und auch durch die Spezifikation der Bauteile (260°/10sec) begrenzt und durch die Methode 2.6.8 aus der TM 650 seit Jahren ausreichend abgedeckt.

Im Reflowprozess ist es dagegen wesentlich komplizierter: Es müssen aus den Vorgaben der Lotpastenhersteller, den Temperaturbeschränkungen von Bauteilen (max. 245 °C) und der thermischen Masse der Leiterplatte individuelle Lötprofile erstellt werden, welche all diesen Anforderungen gerecht werden. Die Hauptunterschiede in den dabei individuell geschaffenen Profilen sind die Spitzentemperaturen und die Dauer des Lötprozesses.

Aus diesem Grund ist es nicht möglich, ein einheitliches Maximalprofil für den Reflowprozess zu definieren. In der Praxis haben Reflowprofile, die eine lange Zeitdauer haben, oft eine geringere Spitzentemperatur, wogegen kurze Profile im Peak relativ hohe Temperaturen aufweisen. Entscheidend (im Sinne eines thermischen Stressors und damit als Referenzgröße) ist eigentlich immer die in die Leiterplatte eingebrachte Wärmemenge. Diese kann mit einem Äquivalent in Ks (Kelvin Sekunden) angegeben werden und ist einfach die Fläche unter der Kurve des Lötprofils.

3. Ergebnis

Die folgenden Empfehlungen gelten für starre Leiterplatten. Bei Sonderformen (Flex, Starrflex, IMS) sowie bei besonderen Materialien (z. B. Polymid) müssen die Lötparameter zwischen dem Leiterplattenhersteller und Baugruppenproduzenten abgestimmt werden. Das vereinbarte Profil und die Anzahl der Temperaturzyklen wird an UL zur Prüfung und Freigabe übermittelt.

Eine Datenabfrage bei Baugruppenfertigern hat ergeben, dass es drei wesentliche Darstellungen von Lötprofilen gibt, die eine Temperaturbelastung von Leiterplatten repräsentativ beschreiben:

- a. Profil gemäß der IPC-TM-650 Methode 2.6.27A
- b. ein Profil in Anlehnung an die J-STD-020 für Baugruppen in der Leistungselektronik
- c. eine Wärmemenge, die bei einer Start- und Endtemperatur von über 30 °C den Wert von 105.000Ks nicht überschreitet.

Details zu den obigen Profilen sind in der Anlage 1 zu finden.

Mit diesen drei Profilen ist es dem Baugruppenfertiger möglich, eine zuverlässige Lötstelle zu erzeugen unter Berücksichtigung von Temperaturbeschränkungen durch Bauteile (J-STD020) und der Zuverlässigkeit der Leiterplatte in der späteren Anwendung.

Zudem ist es sinnvoll, Leiterplatten in zwei Kategorien einzuteilen. Die Auswahl der einzelnen Basismaterialien orientiert sich oft an der Anzahl der Lötprozesse und der späteren Verwendung der Baugruppe.

- *Kategorie 1*
Leiterplatten mit wenigen Lötprozessen. Hier sollte entsprechend der geringeren Belastung während der Baugruppenproduktion auch die Qualifikationskriterien geringer sein (z.B. nur drei Reflow Simulationen)
- *Kategorie 2*
Leiterplatten mit mehreren Lötprozessen, z.B. 2x Reflow, 2x Flow Verfahren. Hier kann man bei der Anzahl der Simulationen, wie in der TM-650 2.6.27A beschrieben bleiben.

Anlage 1:

TM650 High Profile

Upper Limit

	Temp	Time
A	30	0
B	230	100
C	230	195
D	265	255
E	265	285
F	230	345
G	30	550





Table 5-1 260 °C Reflow Profile Specifications (Default)*

Value	Time (Seconds)	Temperature (°C)	Description
t1	210 ± 15	-	Target preheat time
t2	270 ± 10	-	Target peak reflow time
t3	330 ± 15	-	Target cool-down start time
t3 - t1	120 ± 30	-	Target time above T1
T1	-	230	Maximum preheat temperature
T2	-	260 ± 5	Target reflow temperature

J-STD-20E - adapted

Upper Limit

	Temp	Time
A	30	0
B	200	56
C	217	325
D	255	338
E	255	469
F	217	475
G	30	660



Adaption of the Profile according to J-STD020E