ZED Level II - Leiterplatten-Baugruppen-Design 1

23.03. - 27.03.2020 Zertifizierter Elektronik-Designer (ZED) Berlin

Beginn

23.03.2020 — 10:00 Uhr

Ende

27.03.2020 — 16:30 Uhr

Ort

Berlin

Kosten

FED-Mitglieder: 2.490,00 €
Nichtmitglieder: 3.200,00 €

Prüfung
FED-Mitglieder: 550,00 €
Nichtmitglieder: 550,00 €

FED e. V.
Schulungsraum
Plaza Frankfurter Allee
Frankfurter Allee 73c, 5. OG
10247 Berlin
Tel. 030 340 6030-50

Anfahrt_FED_Berlin.pdf

Gerhard Gröner
Nach seiner Berufsausbildung in der Elektrotechnik kam Herr Gerhard Gröner zur Leiterplattenentflechtung und war bei der Fa. Grundig über 30 Jahre lang im LP-Designbereich tätig, zuletzt als Leiter einer Zentralabteilung. Seit 1998 ist Herr Gröner als beratender Ingenieur und freier Mitarbeiter im FED tätig. Der Schwerpunkt seiner Arbeit ist hier die Entwicklung eines Schulungskonzeptes für Leiterplatten- und Baugruppendesigner und die Durchführung der hieraus entwickelten Kurse. Seit 2002 ist Herr Gröner Master-Instructor des IPC.

Friedbert Hillebrand
Herr Friedbert Hillebrand verfügt über 25 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplatten-Design. Heute arbeitet er u.a. auch als freier Referent für den FED.

Jennifer Vincenz
Frau Jennifer Vincenz verfügt über weitreichendes und anerkanntes Fachwissen im Bereich CAD-Design. Sie ist vom IPC zertifizierter CID, CID+, Instructor und FED-Designer mit mehr als 20 Jahren Berufserfahrung. Seit April 2010 ist sie bei der tecnotron elektronik GmbH im Bereich Softwarevertrieb tätig. Sie betreut die Kunden sowohl softwarebezogen als auch in technologischen Aspekten und bietet Ihnen fachmännischen Support und Schulungen. Zu ihren Aufgaben gehören zusätzlich die interne Aus- und Weiterbildung und die technische Dokumentation der Pulsonix EDA-Software. Als Referentin arbeitet sie seit 2002 aktiv am Schulungskonzept des FED mit.

Michael Matthes
Herr Michael Matthes studierte an der FH Darmstadt Elektrotechnik, mit dem Schwerpunkt Nachrichtenübertragung in der Telekommunikation. Nach seinem Studium arbeitete er zunächst 5 Jahre in der zentralen Elektronikentwicklung der WITTENSTEIN AG. Hier ist er seit 2007 als Elektronikentwickler tätig, in den Bereichen Antriebstechnik, Sensorik bzw. Implantate, mit den Schwerpunkten auf Design und 3D-Simulation. In der hausinternen Expertenlaufbahn ist er als Senior Expert in den Bereichen „neue Elektroniktechnologien“ und „EDA-Systeme“ tätig.

Reiner Wieland

Nach dem Abschluss seines Ing.-Studiums widmete sich Herr Reiner Wieland in verschiedenen Funktionen und Verantwortlichkeiten dem Design von Leiterplatten, der Applikationsunterstützung bei CAD-Systemen und dem Test aufwendiger CAD-Software. Seit 1999 ist Reiner Wieland als selbstständiger Beratungsingenieur für Methoden- und Designberatung im Bereich der Leiterplattenentwicklung tätig. Seit vielen Jahren schenkt er sein Augenmerk auch der Ausbildung und Förderung des Designer-Nachwuchses. So hat Herr Wieland als IPC-Instructor in zahlreichen Kursen des FED viele Techniker und Ingenieure auf die Prüfung zum Certified Interconnect Designer vorbereitet.

Markus Biener
Herr Markus Biener, Zollner Elektronik AG, ist vom IPC zertifizierter C.I.D., C.I.D.+, FED Designer und Referent. Er befasst sich seit 1994 mit dem Design von Leiterplatten, Baugruppen und Systemen und leitet seit 1998 das PCB Design Team der Zollner Elektronik AG. Der Schwerpunkt ist die Industrialisierung des Schaltungsentwurfes in enger Abstimmung mit der kompletten Design Chain. Er arbeitet seit 2004 in verschiedenen Arbeitskreisen mit den Themen Design Chain und Aus- und Weiterbildung mit.

5-Tages-Schulung

Mo              10:00 - 17:00 Uhr
Di-Do jew.  08:30 - 17:00 Uhr
Fr                08:30 - 16:30 Uhr

Der Kurs wird mit der Prüfung zum Zertifizierten Elektronik-Designer ZED Level II abgeschlossen. Diese Prüfung ist in der Teilnahmegebühr enthalten.

Mehr zum ZED Schulungsprogramm...

Optional kann die Prüfung zum Certified Interconnect Designer des IPC (CID) belegt werden.

Prüfungsgebühr CID-Prüfung 550,00 EUR

Die Prüfungsgebühr (CID) beinhaltet folgende Leistungen:

  • CID Study Guide in Deutsch (digital)
  • CID Study Guide als Handout (Schwarz-Weiß Druck)
  • IPC-2221 in Deutsch (digital)
  • IPC-2222 in Deutsch (digital)
  • IPC-T-50  (derzeit Englisch) (digital)
  • CID- Prüfung und Zertifikat

Mehr zum CID und CID+...

Enthaltene Leistungen

Schulungsunterlagen, Prüfung zur ZED Level II, Teilnahmezertifikat, Mittagessen und alkoholfreie Pausengetränke.

Bedingungen

Die Schulungen werden in Deutsch gehalten.

Nach Eingang Ihrer Anmeldung erhalten Sie eine Anmeldebestätigung per Mail. Die Rechnung erhalten Sie ca. 14 Tage vor Schulungsbeginn. Der Rechnungsbetrag ist vor Veranstaltungsbeginn an den FED zu überweisen. Bitte zahlen Sie erst nach Erhalt der Rechnung.

Bei Stornierung der Anmeldung zwischen 28 und 14 Tagen vor Seminar-/Kursbeginn (nur schriftlich per Post, E-Mail oder Telefax möglich – es gilt der Posteingangsstempel) wird eine Stornogebühr in Höhe von 30 % des Gesamtrechnungsbetrages erhoben. Danach ist in jedem Fall der volle Betrag zu zahlen. Bei Nichterscheinen oder verspäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Teilnahmegebühr.

Der Veranstalter behält sich das Recht vor, den Seminartermin auch nach erfolgter Anmeldebestätigung unter Rückerstattung der Gebühren abzusagen.

Mindestteilnehmerzahl: 8.

Bitte buchen Sie Ihre Übernachtungen selbst. Es wurden im Hotel Best Western City Ost, in unmittelbarer Nähe zum Schulungsraum, Abrufkontingente eingerichtet. Diese stehen Ihnen bis 3 Wochen vor dem Schulungstermin zur Verfügung.

Best Western Hotel City Ost
Frankfurter Allee 57-59
10247 Berlin

Reservierungscode FED 2020
E-Mail: reservation@agon-group.com
Tel. +49(0)30 214 8028 28
Fax: +49 (0)30 214 80 28 91
Comfort-Einzelzimmer inkl. Frühstück und W-Lan: 79,00 EUR/Nacht

Jetzt anmelden