Unsere Wissensdatenbank
FED-WIKI

Der IPC ist unser
Kooperationspartner

Das FED-Schulungskonzept für Elektronikdesign (Leiterplatten- und Baugruppendesign)

Die Situation

Kaum ein Bereich in der Elektronik war in den letzten Jahren so gewaltigen Veränderungen unterworfen wie der der Leiterplatte. Vom "Brett mit Löchern" bis zur beidseitig SMD-bestückten Mehrlagenplatte, die selbst als aktives Bauteil eine Rolle spielt. Mitarbeiter, die sich nach ihrer Berufsausbildung im elektromechanischen Bereich für dieses Feld interessieren, werden oft ohne weitere besondere Ausbildungsmaßnahmen mit der Aufgabe des Leiterplattendesigns betraut.

On-the-Job Training ist angesagt, und da es keine spezielle Ausbildung zum Leiterplattendesigner gibt, bilden sie sich autodidaktisch weiter. Folgerichtig haben Leiterplatten- und Baugruppen-Layouter auch keine einheitliche Berufsbezeichnung. Diese Situation ist angesichts der gestiegenen technischen Anforderungen nicht mehr akzeptabel. Der FED möchte diese Situation verbessern und hat dazu ein spezifisches Schulungskonzept entwickelt.

Einbindung des Leiterplatten-Designers

Leiterplatten-Designer müssen die folgenden Punkte zu einem Ergebnis zusammenführen:

• Produktklassifizierung
• mechanische Gegebenheiten
• Einsatzumgebung
• Designrichtlinien
• Qualitätsrichtlinien
• EMV-Problematik
• thermische Gegebenheiten
• Bauteilekonfiguration
• Leiterplattenmaterial
• Fertigungstechnologie
• Löt- und Bestückungstechnologie
• Testtechnologien
• Kosten- und Zeitfaktoren
• Reparaturmöglichkeiten
• Entsorgung und Umweltschutz
• Funktionalität

Schon von der Planungsphase sind diese Punkte zu berücksichtigen und haben Einfluss auf die Strategie und Ausführung der Schaltung. Nach den Entwicklungsphasen gehen die Daten für Leiterplattenherstellung und Baugruppenfertigung direkt aus den EDA-Systemen in die Systeme der Fertigungsstellen. Dies setzt Wissen über Fertigungstechnologien voraus. Leiterplatten- und Baugruppen-Designer werden dabei zur Brücke zwischen Entwicklung und Fertigung. Mit ihrer Arbeit entscheiden sie über wesentliche Kosten- und Qualitätsfaktoren der späteren Produktion.

Eine Statistik, die nachdenklich macht

In Deutschland arbeiten
in ca. 8000 Firmen
an 11500 EDA-Lizenzen
16500 Personen,
die zwischen 50 % und 100 % ihrer Arbeitszeit
mit der Leiterplattenentflechtung verbringen.

Das FED-Angebot

Um für die Leiterplatten- und Baugruppen-Designer die notwendige Aus- und Weiterbildung bereit zu stellen, startete der FED im März 1999 mit seinem mehrstufigen Kurssystem, zunächst mit dem 5-tägigen Leiterplatten- und Baugruppen-Design-Kurs I. 

Im Jahre 2000 kamen die dreitägigen Aufbaukurse I und II (heute Leiterplatten- und Baugruppen-Design Kurs II und III) hinzu. Seit April 2001 werden auch die deutschsprachigen Prüfungen zum CID (Certified Interconnect Designer) des IPC durchgeführt.

Seit September 2002 ist mit dem Aufbaukurs III (heute Leiterplatten- und Baugruppen-Design Kurs IV) und der abschließenden Prüfung zum FED-Designer, die die Prüfung zum CID+ (Advanced Certified Interconnect Designer) des IPC beinhaltet, das Angebot vollständig. Der FED-Designer ist der erste deutsche Wissens- und Qualitätsnachweises mit internationalem Anteil.

Das nachfolgende Diagramm zeigt das Ausbildungskonzept des FED noch einmal schematisch

 

Um eine möglichst effektive Schulung sicherzustellen, ist die Teilnehmerzahl auf 12 pro Kurs begrenzt. 

Da mit diesen Kursen auch bereits im Beruf tätige Leiterplatten- und Baugruppen-Designer angesprochen werden, werden bei den Teilnehmern Vorkenntnisse über die Leiterplatte vorausgesetzt. Nicht im Kursprogramm enthalten sind EDA-Systemschulungen u. ä. sowie Themen, die mit der Schaltungsentwicklung in Zusammenhang stehen.

Beispiel aus dem Leiterplatten- und Designerkurs I

Block	Themenbeispiele	Inhalte
Designereinbindung, allgemeine Voraussetzungen	Wo finden sich die Designer im Produktkreationsprozess?	Einbindung des Leiterplatten- und Baugruppen-Designers in den PKP.
	Team-, Konflikt- und Kommunikationsfähigkeit	Notwendige kommunikative Fähgikeiten des Designers.
	Auftragsübernahme, Zeit- und Kostenabschätzung	Checklisten und Vereinbarungen als Mittel zur Vermeidung von Zeitverlusten und Kosten
	DIN ISO 9000	Aspekte des Qualitätsmanagements beim Leiterplatten- und Baugruppen-Design.
	Regelwerke	FED-22-02, FED-21-01 oder IPC-D-275, u.a.
Fertigungstechnologie	Baugruppentest	Einflüsse des späteren Baugruppentests auf das Design: INC-Test u.a.
	Bestückungs- und Löttechnologien	SMT, beidseitig oder einseitig, Durchlaufrichtung, Nutzen und Vereinzelung, Rewflow- oder Dampfphasenlöten, Lotpastenaufdruck, Fanglöcher, Visionssysteme, Bestückungsrand, etc.
	Materialien	Auswirkungen der Basismaterialien mit unterschiedlichen Stärken und Cu-Auflagen, Lötstopplacke etc. auf die Schaltung und das Design; wirtschaftliche Gesichtspunkte.
	Galvanische Oberflächen	Eigenschaften verschiedener Oberflächen wie Cu, Ni, Au, Entec+, u.a. Folgerungen für Größen und Toleranzen bei Pads und Leiterbahnen, etc.
	Kostenvergleiche	Wo liegen Technik- und Preisgrenzen ?
	Allgemeine Designhinweise aus der Fertigung	Leiterbahnführung, Toleranzen, NDK-Bohrungen, Powerplans, Restringe, Konturfräsen, Randabstände, Bestückungsdruck, Abziehlack, Viadruck u.a
Designgrundlagen, Zusammenführung	Bauteile-Bibliothek	Aufbau und Pflege..
	Schaltungsübernahme	Dialog mit dem Schaltungsentwickler. Notwendige Themen: Platzierungsvorschläge, heiße oder schnelle Leitungen, Übersprechen, Abschirmung, Abblockung, thermische Probleme u.a.
	Mechanische Vorgaben	Festlegung der Leiterplattenoberseite, Größen, Konturen, Sperrflächen etc.
	EMV	Grundsätzliche Fragestellungen der EMV.
	Ordnungssysteme	Plattenbezeichnungen, Revisionsstand, Logo, Bezeichnung der Datensätze der einzelnen Ebenen
Designregeln	Grundlagen des Layouts	Kurs I behandelt Fragen bis zum einfachen 4-Lagen-Multilayer.
	Bauteileplazierung	Rasterung, Montage und Befestigung, Abstände, Vorzugsrichtungen, Verteilung, etc.
	Entflechtung	Raster, Leiterbahnbreiten und -abstände, Abschlussflächen und Bohrungen, Cu-Flächen, SMD-Anschlüsse, Durchkontaktierungen, Ausrichtung der Leiterflächen, Wärme- und Leistungsverteilungen, Abstände zu Rand und Durchbrüchen, Wärmefallen, Testpunkte etc.
	Lötstopdruck	Lackauswahl, Abstände und Toleranzen
	Bestückungsdruck	Symbole für Bauteile, Schriftgrößen, etc.
	Abziehlack- und Viadrucke. etc	Druckvorgaben, Größen, Abstände etc.
Fertigungsunterlagen, Zertifikat	Fertigungsunterlagen und Daten und Dokumentation	Fertigungsunterlagen nach VDI 3709, Datenformate, Archivierung
	Zertifikat	Prüfung zum CID

In den nachfolgenden Kursen II-IV werden diese Inhalte fortgeführt. Sie behandeln hochkomplexe Mehrlagenschaltungen, flexible Schaltungen, High-Speed-Design, Feinstleiterstrukturen, Design für hohe Beanspruchungen, uvm..

Gesamtheitlich bieten sich so umfangreiche Weiterbildungsmöglichkeiten, die seit September 2002 mit einem für Deutschland qualitativ völlig neuen Niveau, der Zertifizierungsprüfungen zum FED-Designer abschließt. Die Zertifikate sind zwischenzeitlich der Nachweis für ein hohes, berufliches Qualifikationsniveau. Damit eröffnen sich insbesondere den Layoutern eine große Chance, die sich in mühseliger und ausdauernder Kleinarbeit autodidaktisch ein hohes Fachwissen erworben haben und nun auch an einem „amtlichen“ Nachweis interessiert sind.

Grundlagen der Kurse bilden die FED-Designrichtlinie FED-22-02, die einschlägigen IPC-Richtlinien, DIN-EN- und IEC-Normen sowie die ins Deutsche übersetzten Study Guides I und II des IPC.

Zusätzlichen angeboten werden Tagesseminare zu den Themen EMV-gerechtes Design, High-Speed-Design oder Thermo-Design.

 

Einen Überblick über die vom FED angebotenen Seminare und Kurse finden Sie unter hier.

 

Copyright © 2005 Fachverband Elektronik-Design e.V. | Impressum | Admin