Home Verband Regionalgruppen Bericht und Vortragsfolien Rheinmetall Air Defence AG

25 Jahre FED - Ein Rückblick

Neue Mitglieder

21.10.2014

Bericht und Vortragsfolien Rheinmetall Air Defence AG

Wir durften 34 Teilnehmerinnen und Teilnehmer zu unserem Treffen begrüssen. Wir danken der Firma Rheinmetall für die Gastfreundschaft und die gesponserten Getränke. Klaus Dingler, Vorstandsmitglied des FEDs informierte über Neuigkeiten bezüglich Dokumenten, Kursen und Seminaren.

 

 

Wahl des Regionalleiters:

Aufgrund einer neuen Satzung – sprich Statuten – müssen die Regionalleiter und 2 Jahre nachgeschaltet deren Stellvertretung für weitere 4 Jahre neu gewählt werden. Der amtierende Regionalleiter, Marco Huber, hat sich zur Wiederwahl gestellt. Auf die Anfrage an die Teilnehmer, ob sich jemand für dieses Amt interessieren würde, folgte keine Wortmeldung. Die Wahl wurde durch Klaus Dingler vorgenommen. Ohne Gegenstimme wurde Marco Huber für die nächsten 4 Jahre gewählt. Der Gewählte nahm die Wahl an und bedankte sich für das Vertrauen.

 

1. Fachvortrag: Optische Inspektionssysteme (Michael Mügge, Viscom AG)

Im ersten Fachvortrag berichtet Michael Mügge, Viscom AG, über AOI und AXI-Systeme, deren Unterschiede und die Vor- und Nachteile bei der Anwendung. Als Einleitung zum Thema zeigt der Referent eine typische Baugruppe heutigen Standards vor – Flex- und Starrflex-Leiterplatten beidseitig mit SMD  bestückt und Reflow gelötet, sowie THT-Bauteilen zusätzlich mit einem Selektivlötverfahren gelötet. Um qualitativ hochstehende Produkte in dieser Technik zu prüfen sind optische Inspektionsverfahren und Röntgentechnologie notwendig.
Die Inspektion von Baugruppen mit THT-Bestückung, die wahlweise wellengelötet oder mit einer Selektivlötanlage gelötet worden sind, kann ohne drehen der Baugruppe im Werkzeugträger durchgeführt werden. Dabei  wird das Kamerasystem mit skalierbarer Sensorik und umschaltbarer Auflösung von unten an die Baugruppe herangeführt. Zur besseren Fehlererkennung kann die Blickrichtung der Kamera geneigt werden. Fehlerstellen wie Bauteile, Lötbrücken oder auch zu magere Lötstellen werden sicher erkannt. Für bereits vormontierte Baugruppen bietet sich das Desktopsystem an. Eine einfache Beladung des Systems ist durch die offene Aufnahme gegeben. Auch hier wird das Kamerasystem von unten an die Baugruppe herangeführt. Zum Abscannen der Leiterplatte werden die Baugruppe in Y-Richtung und der Sensorkopf in X-Richtung verfahren. Die Kameratechnologie ist analog zu der in den Inline-Systemen.

Die immer kleiner werdende Bauteile, 0201 und 01005, sowie die Überprüfung des Lotpastendruckes stellen auch an die Inspektionstechnologie neue Anforderungen. Diesem wird mit der 3D-SPI-Sensor-Technologie Rechnung getragen. Bei der hierbei angewandten Streifenprojektion wird ein Streifenmuster mit unterschiedlicher Lichtintensität unter einem bestimmten Beleuchtungswinkel auf die Baugruppe projiziert. Die Kamera fährt mäanderförmig die Gesamtfläche der Leiterplatte ab und nimmt dabei für jeden Punkt sich überlappende Bilder auf. Im ersten Schritt wird dabei über die Passermarken die Lage der Leiterplatte erkannt. Im zweiten Schritt werden die sich überlagernden Bilder ausgewertet. An jedem Punkt werden unterschiedliche Intensitäten je nach Wellenlänge des Streifenmusters aufgenommen. Für zwei nebeneinander liegende Punkte ergeben sich nach jeweiliger Phasenlage unterschiedliche Intensitätswerte aus denen mathematisch Höhenunterschiede ermittelt werden können. Um die Genauigkeit zu erhöhen, wird ein Streifenmusterprojektor mit zwei Streifenmusterfrequenzen und 8 geneigten Kameras eingesetzt. Die Bildpunktgröße beträgt 15µm und es können bis zu 80mm²/s abgeprüft werden. Eine entsprechende Gesamtdarstellung des inspizierten Bauteiles, bzw. 8 Einzelbilder können angezeigt werden. Durch Einstellung des Aufnahmewinkels können Schattenbilder vermieden werden.

Die heute Verwendung findenden BTC-Bauteile, Bauteile mit Anschlüssen an der Unterseite, fordern eine Röntgeninspektion. Eine Auflösung von 5 bis 10µm/Pixel kann mit moderner Röntgentechnologie erreicht werden. Je nach Anwendung werden 3D-, 2.5D- oder 2D-Röntgentechniken eingesetzt, um höchste Prüftiefe und kurze Zykluszeiten zu erreichen. Durch die hohe Bildqualität können Überdeckungsfehler auf doppelseitig bestückten Leiterplatten und Fehler an den Lötflächen der BTC’s festgestellt werden. Durch die zusätzliche Integration eines AOI-Systems bei der Röntgeninspektion können schnellere Prüfzeiten erzielt werden.

Die in den Inspektionssystemen gewonnenen Daten können durch Uplinks wesentlich zur Prozess- und Qualitätsoptimierung beitragen. Diese Möglichkeit trägt dazu bei, dass Fehler sofort am Entstehungsort korrigiert werden können, bzw. für Prozessanalyse an einem Verifikationsplatz sichtbar dargestellt werden können. Durch Speicherung der Daten werden die heute für die Produktverantwortung notwendigen Traceability-Forderungen gewährleistet.

  
Quelle: Vortagsfolien Viscom  AG, Michael Mügge

  

Nachfolgende Uplinks, siehe Bild oben, stehen zur Verfügung.

  • Image-Uplink. Fehlerbilder werden an einem Prüfungsplatz übermittelt und können dort mit den Ergebnissen nach dem Reflowlöten verglichen werden. Damit können eventuelle Fehleranzeigen für den Pastendruck die sich während des Lötvorganges eliminiert haben korrigiert werden.
  • Pasten-Uplink. Es ist hiermit die Möglichkeit gegeben, Ergebnisse der Pasteninspektion in 2D- und 3D-Bildern sichtbar zu machen und damit den Pastenauftrag zu kontrollieren. Fehler im Lötprozess können im Vorfeld  vermieden werden.
  • Solder-Uplink. Zusätzlich zu den bereits gewonnenen Informationen vor dem Lötprozess werden Bilder nach dem Lötprozess als Vergleich erstellt. Es wird die Möglichkeit geschaffen, den gesamten Durchlauf in der Linie zu beurteilen und eventuelle Rückschlüsse und Korrekturen durchzuführen.
  • TITUS-Uplink (Total Inspections Tracer for Quality Uplink Service). Durch die Verbindung zum AOI am Ende der Linie lässt sich für jedes Bauteil eine Prüfstrategie festlegen, die Warngrenzen und Fehlergrenzen definiert. Damit können Pseudofehler ausgeschaltet und eine Qualitätssteigerung erreicht werden.
  • Prozess-Uplink. Mit Speicherung aller Daten aus den Inspektionssystemen in der Linie wird die Nachverfolgbarkeit der Produkte gewährleistet.  

Zum Abschluss des Vortrages weist Michael Mügge auf die Bedeutung der Kameraauflösung hin, die gerade bei den kleinen Bauteilen von wesentlicher Bedeutung sind. Bilder mit hoher Auflösung lassen sich gut vergrößern und zeigen wichtige Merkmale. Damit ist die Größe der Pixelmatrix ein wichtiger Faktor bei der Wahl der Kamera.

 

2. Fachvortrag: E-S-A Embedded System Access (Martin Borowski, GOEPEL electronic GmbH)

Über das Thema des zweiten Vortrages E-S-A (Embedded-System-Access) referiert Georg Kohler, Göpel electronic GmbH. Immer kleiner werdende Bauteile mit vielpoligen Anschlüssen, die auch unter dem Bauteil zu finden sind (BTC’s) und komplexe Baugruppen mit eingebetteten Bauteilen (Embedded Components) zwingen dazu entsprechende Prüfstrategien für die Qualitätskontrolle anzuwenden. Bisherige Testverfahren, wie der In-Circuit-Test und der Funktionstest, stoßen an ihre Grenzen, eine komplette Testabdeckung kann nicht erreicht werden.

Bereits im Jahre 1990 wurde dieses Problem von der Joint Test Action Group (JTAG) erkannt und der Standard, IEEE1149.1, aufgestellt. Das Verfahren (Boundary Scan) verlagert die Prüfung über Testpunkte auf die Prüfung mit einem BUS-System, welches sich über Bauteile auf die ganze Baugruppe erstrecken kann. Dabei wird bei den Boundary Scan-fähigen Bauteilen auf Testmode umgeschaltet, die Kernlogik ausgeschaltet und mit Hilfe eines Testclocks Signaldaten durch die Bauelemente geschickt. Durch Messung dieser Daten am Ausgang der Bus-Leitung können eventuelle Fehler, Verbindungsfehler oder Kurzschluss festgestellt und lokalisiert werden. Nicht alle Bauelemente auf der Baugruppe müssen dabei Boundary-Scan-fähig sein. Der Aufbau der Teststrecke auf der Baugruppe wird nicht durch den Testingenieur, sondern durch den Designer festgelegt. Die offene Erweiterbarkeit der IEEE1149.1-Struktur macht es möglich weitere Prüfstrategien zu ergänzen und damit E-A-S zu verwirklichen.


Quelle: Folienvortrag Göpel electronic GmbH, Martin Borowski

Beim Prozessor Emulations-Test (PET) wird der Prozessor mit reiner Software-Technik zu einem intelligenten Testkontroller umgeschaltet und ist für Prüfzwecke leicht zu programmieren. Dadurch ist es möglich interne Chip-Eigenschaften, wie Flash-Operationen, komplexe Bus-Interfaces und Ein- und Ausgänge zu überprüfen. Ferner kann auf den Systembus auf Baugruppenlevel zugegriffen werden um hier die Flash-Operatoren, die RAM’s und die Ein-und Ausgänge zu evaluieren. Es wird ein Registereingriff durchgeführt, der die Überprüfung der Flash-Operationen und der RAM-Operationen steuert.

Weiterhin wird mit Chip embedded Instruments – FPGA Assisted Test, die Möglichkeit durch Software-Einbindung, auf Chip-Level die Operationsbereiche zu überprüfen möglich. Mit einem Instrument-Control-System wird ein Zugriff auf den Chip geschaffen, der es ermöglicht eine Selbstüberprüfung anzustoßen, Flash- und RAM-Operationen zu überprüfen, eine eventuelle Bitfehlerrate festzustellen und eine Frequenzmessung vorzunehmen.

Vielfältige Einsatzmöglichkeiten und Kombinationen mit anderen Testmethoden sind damit gegeben und gewährleisten eine hohe Testabdeckung bei der Prüfung von Baugruppen. So kann sich z.B. durch Kombination mit einem ICT die Überprüfung des analogen und digitalen Bereiches ergänzt und dadurch eine hohe Testabdeckung erreicht werden.
Die Prüf- und Einstellnotwendigkeiten an einen typischen Digitalboard stellen sich wie folgt dar:

  • Voraussetzung für den Boundary Scan ist eine Versorgungspannung. Alle damit verbundenen Überprüfungen und Tests können durchgeführt werden (Verbindungs- und Kurzschluss-Test).
  • Der Infrastruktur-Test überprüft über die IEEE1149.1-Schnittstelle die Boundary Scan-Architektur (z.B. JTAG-Scanpfade, Testbussignale).
  • Ein Verbindungstest im nächsten Schritt überprüft alle mit dem Boundary Scan verbundenen Leiterbahnstrukturen, auch Pullup-Widerstände werden dabei erfasst. Alle Netze werden gegeneinander gemessen.
  • Der RAM-Test überprüft die Verbindungen zu den RAM-Bauteilen. Die Bauteile werden beschrieben und zurückgelesen.
  • Bei der Flash-Programmierung und Test werden die Speicher mit Daten beschrieben und am Ende des
  • Arbeitsganges verifiziert.
  • Darauf erfolgt die PLD / FPGA-Programmierung innerhalb des Systems.
  • Mit dem Clustertest werden die Logikbereiche getestet. Damit ist der eigentliche Testvorgang beendet.
  • Zusätzliche Tests für Anzeigekomponenten, Taktgeneratoren, usw. und ein Schnittstellentest durch Zusatzmodule runden die Überprüfung einer Digital-Baugruppe ab.

Das Softwaresystem CASCON (Computer Aided SCan-based Observation and Nodecontrol) integriert alle Technologien für die vorstehend genannten Prüfungen, den Boundary Scan Test, den Prozessor-Test, die Programmierung von Flash, PLD und FPGA, externe und integrierte Messungen und letztendlich das Finden der Fehler und deren Anzeige auf einer Plattform.
Der heute notwendige Weg zum Test ist die automatische Testgenerierung. Spezielle Prozesskenntnisse sind nicht notwendig, Bauteilmodelle und vorhandene CAD-Daten werden als Grundlage verwendet. Damit ergeben sich die Vorteile für E-S-A,

  • eine hohe Testabdeckung,
  • eine schnelle Testprogramm-Erstellung,
  • damit Zeit und Kostenersparnis,
  • eine flexible Anwendung in allen Stufen der Produktentwicklung.

Nach den Vorträgen wurde das Plenum durch Erika Reel (FED-Vorstand Design und Stellvertretung der Regionalleitung) über zwei verschiedene Angebote informiert: Die Preisverleihung des Design-Award wird – wie bereits praktiziert – alle zwei Jahre durchgeführt. Die Eingaben können neu schon ab dem 15. Januar des folgenden Jahres eingereicht werden.

Neu ist ein Grundlagenkurs für Leiterplattendesign in Theorie & Praxis auf dem Markt. Siehe:

http://www.fed.de/Seminare-und-Kurse/Design-Kurse/Aus--und-Weiterbildung-von-Leiterplatten--und-Baugruppen-Designern--PCB-Design-/493/

Das Meeting wurde mit dem Dank an die Teilnehmern, den Referenten und auch für das Gastrecht bei Fa. Rheinmetall Air Defence AG, Kurt Schefer, geschlossen.

Regionalleitung: Marco Huber

Quellen, Vortragsfolien:

  • Michael Mügge, Viscom AG, AOI und AXI, Unterschiede, Vor- und Nachteile
  • Martin Borowski, Firma Göpel electronic GmbH,  E-S-A, Embedded System Access

« zurück zur Übersicht

Ihre Ansprechpartner

Reuss

Christopher Reuss
Tel. +49 30 340 6030-57
E-Mail senden

 
Leiter Regionalgruppen
Klaus Dingler

Klaus Dingler
Tel. +49 30 892 32 40
E-Mail senden

Mitglieder Exklusiv

Melden Sie sich hier an um auf den internen Bereich zuzugreifen.