Home Verband Regionalgruppen Bericht und Vortragsfolien | Semikron Elektronik GmbH & Co.KG

25 Jahre FED - Ein Rückblick

Neue Mitglieder

23.10.2014

Bericht und Vortragsfolien | Semikron Elektronik GmbH & Co.KG

Gastgeber des Regionalgruppentreffens war die Firma Semikron Elektronik GmbH & Co KG in
Nürnberg. Gegen 13 Uhr wurden die Teilnehmer und Referenten von Hr. Markus Biener
willkommen geheißen.

An den Themen waren insgesamt 26 Teilnehmer interessiert. Da auch an dieser Veranstaltung wieder Gäste und neue Mitglieder des Verbandes teilgenommen haben, wurde der FED als Verband vorgestellt. In dieser Präsentation wurde zusätzlich auf folgende Themen eingegangen:

  • PCB Designertag in Würzburg
  • 22. FED Konferenz in Bamberg
  • PCB Design Award 2014
  • 23. FED Konferenz in Kassel

Als Dankeschön für die Gastgeberschaft wurde ein Geschenk übergeben. Anschließend wurde von Hr. Schleicher die Firma Semikron Elektronik GmbH & Co KG vorgestellt.

Semikron fertigt Bauelemente der Leistungselektronik. Gegründet wurde das Unternehmen 1951 von Friedrich Josef Martin in Nürnberg. Semikron ist der einzige unabhängige und global ausgerichtete Hersteller von Halbleiterbauelementen in Familienbesitz.

Der Hauptsitz befindet sich in Deutschland. Semikron beschäftigt weltweit 2800 Mitarbeiter in 35 Gesellschaften. Produktionsstätten sind in Deutschland, Frankreich, Italien, Slowakei, Südafrika, Brasilien, USA, China, Indien und Korea. Semikron ist Marktführer mit einem Anteil von 30 % im Bereich Dioden und Thyristor-Module (Stand: 2010). 2010 übernahm Semikron Compact Dynamics, einen Entwicklungsspezialisten für innovative elektrische Antriebe und Kontrollsysteme.

Im Jahr 2011 schloss Semikron ein Joint-Venture mit drivetek, einem Anbieter von anwendungsspezifischer Controller-Software. Im gleichen Jahr übernahm Semikron VePoint, einen Entwickler und Hersteller von DC/DC-Umrichtern und Ladegeräten für den Hybrid- und Elektrofahrzeugmarkt. Zur Produktpalette von 1 kW bis 10 MW zählen 11.600 verschiedene Leistungshalbleiter.

Die Leistungselektronik reicht vom Chip über diskrete Dioden und Thyristoren sowie Module (IGBTs, MOSFETs, Dioden, Thyristoren, CIBs (Converter-Inverter-Brakes) und IPMs (intelligente PowerModule), Ansteuerung und Schutzfunktionen bis zu komplexen integrierten Systemen. Zur Anwendung kommen sie in Industrieantrieben, Wind- und Solaranlagen, Hybrid- und Elektrofahrzeugen und in Stromversorgungen.

Semikron tritt regelmäßig durch Innovationen auf dem Gebiet der Leistungselektronik hervor. Semikron erfand mit dem SEMiPACK das erste isoliert aufgebaute Leistungsmodul der Welt, wovon mittlerweile 56 Millionen Stück ausgeliefert wurden.

1. Fachvortrag: „Darf´s ein bisser´l mehr sein?“; Kupferquerschnitt in und auf der Leiterplatte (Michael Schleicher, Semikron)

Mit der provokanten Frage „Darf’s a bisserl mehr sein?“ betrachtet Michael Schleicher im ersten Fachvortrag die Toleranzproblematik der Kupferschichtdicken in der Leiterplattenfertigung.

In letzter Zeit rückt der Focus vermehrt auf Entwärmungskonzepte (z. B. bei LED), die mit großen Kupferquerschnitten oder niedrigen Rth-Werten vorhandene Hotspots entschärfen. Dazu finden sich in der Fachpresse und am Markt hinreichend viele Veröffentlichungen.

Bei Stromversorgungskonzepten für z. B. μC-Schaltungen wird immer mehr auf ausreichend
niederohmige Spannungsversorgungen geachtet. Durch die reduzierten Leiterbreiten, z. B. zwischen Vias und BGA-Pins hindurch, erhöhen sich die Stromdichten erheblich.

Hier gibt es inzwischen auf der Seite der EDA-CAD Anbieter Tools, die die Stromdichte auf Kupferflächen darstellen. Der „klassische“ Grund für die Notwendigkeit von großen Kupferquerschnitten – eine sehr große Menge Strom zu „tragen“ – nimmt zwischenzeitlich wieder eine wichtigere Rolle ein: In der Elektromobilität, deren Fahrzeugen verschiedenster Art, und die dazugehörigen Regelungsschaltungen für Generatoren und Motoren. Vor allem hier liegen die Belastungen der Leiterbahnen nahe am Grenzbereich. Dort gewonnene Erkenntnisse lassen sich „nach unten“ skalieren: Multilayeraufbauten für Mikrocontrollerschaltungen, dünne Substrate, vielpolige Anschlüsse bei BGA-Gehäusen.

Basis aller Leiterplatten: Die Kupferfolie

Kupferfolie wird typischerweise in zwei unterschiedlichen Verfahren hergestellt. Bei flexiblen Leiterplatten werden gewalzte Kupferfolien höherer Duktilität eingesetzt. Für starre Leiterplatten werden galvanisch erzeugte Folien eingesetzt. Vereinfacht beschrieben wird eine rotierende Metallwalze mit großem Durchmesser zum Teil in ein galvanisches Bad eingetaucht. Durch den Zusammenhang von Drehbewegung und Stromdichte kann dann die gewünschte Kupferschicht auf der Walze abgeschieden werden. In einem sogenannten Roll-to-Roll Prozess wird die Kupferfolie abgezogen und weiterverarbeitet. Die Standards für die Kupferschichtdicken sind im anerkannten IPC-Regelwerk beschrieben.

Die in der IPC-4562 beschriebenen Zahlenwerte sind allgemein bekannt: ½oz ≙ 17,5μm, 1oz ≙ 35μm. Wer es genau wissen möchte, ist aufgefordert, sich mit den Basiseinheiten der Kupferfolie zu beschäftigen.

Ursprünglich wurde die Schichtdicke als Flächengewicht beschrieben. Aus dem anglo-amerikanischen Raum gibt es die Flächenbezeichnung Fuß (ft) und die Gewichtsbezeichnung Unze (oz). Bei Kupferfolien ist eine typische Angabe: 1oz/ft2. Dabei entspricht eine Unze Kupfer ∼28,35g. Umgerechnet auf einen Quadratmeter sind das 305,16g. Diese Angabe kann der IPC-4562 (Tabelle 1-1) entnommen werden. Ausgehend davon ist es möglich die verschiedenen Dicken der Kupferfolien zu berechnen, in unserem Fall 1oz ≙ 34,1μm. Üblicherweise wird in der Leiterplattentechnologie diese Dicke mit 35μm bezeichnet.

Alternative Umrechnung:

1 oz/ft² = ρCu • d → d= 34,1 μm
ρ = Dichte von Cu
d = Cu-Schichtdicke

Entscheidend: Der Querschnitt

Die erkannte Schichtdickenreduzierung bezog sich auf 1oz Schichtdicke der Kupferfolie (35μm). Im Multilayeraufbauten (ML) werden für Innenlagen typisch ½oz Kupferfolien (17μm) verwendet. Analog zu der vorangegangenen Betracht ung ergibt sich eine Kupferschicht von mindestens 11,4μm (lt. IPC-4562: (17,1μm – 10%) - 4μm Prozessverlust).

Bezogen auf 17,5μm sind das noch 65 % der nominellen Schichtdicke. Durch die Parallelschaltung mehrerer Leiterbahnen wird versucht, die Leiterbreite (Querschnitt) effektiv zu erhöhen. Der Ätzfaktor kann die Leiterbreite bei parallel geschalteten Leitungen auf 83 % reduzieren. Mit beiden Vektoren ist es möglich, den Leiterquerschnitt zu berechnen: Nominell errechnet sich für den angenommenen Multilayer mit ½oz Innenlagen (z. B. drei davon als GND-Lagen) für 1,2 mm Gesamtbreite (12 Leiterzügen à 100μm) ein Querschnitt von 0,021 mm2.

Das „worst-case“-Szenario (12 Leiterzüge à 83μm) mit erlaubter Mindestkupferschichtdicke von 11,4μm ergäbe hingegen nur: 0,0113mm2. Im Ergebnis einer „worst-case-Betrachtung“ ist das nur noch etwas über 54% des angenommenen Querschnittes!

Temperatureigenschaften von Kupfer:
Der Werkstoff Kupfer besitzt wie alle Materialien temperaturabhängige Eigenschaften. Für unsere Betracht ung relevant ist der Temperaturkoeffizient (bei 20°C) von 0,00393 1/K.

In der Praxis erhöht sich der Eigenwiderstand der Leiterbahn bei steigender Umgebungstemperatur. Vereinfacht beschrieben steigt der Eigenwiderstand der Leiterbahn bei einer Umgebungstemperatur von 50°C um 5%, bei 80°C um 10% und bei 118°C um 15%.

In der Fortführung des bisher skizzierten Beispiels ist der Bauraum der Leiterplatte um den μController aus thermischer Sicht ein Hot Spot. D. h., während des Betriebs wird eine Temperatur von 80°C angenommen, die auch auf die Leiterplatte eingeprägt wird.

Zusammen mit den bisherigen Annahmen verknüpft, könnte die „worst-case-Betrachtung“ wie folgt aussehen: Um die gleiche Menge Strom über den nominellen Leiterquerschnitt von 0,021mm2 zu transportieren, müsste dieser bei 80°C um 10% größer sein als bisher ausgerechnet: Das sind: 0,0231mm2.

In der Praxis ergäbe sich jedoch folgendes Szenario. Der durch die Fertigung realisierte und innerhalb der Fertigungstoleranzen liegende Querschnitt von 0,0113mm2 würde sich entsprechend einem 0,0101mm2 Leiterquerschnitt verhalten. Verglichen mit dem Querschnitt „nominell“ werden nur noch weniger als 50% erreicht.

Ist es immer so? NEIN! …

Allerdings muss aus verschiedenen Gründen, z. B. Produktentwicklungsstrategien oder Schaltungsabsicherungen das sogenannte „worst-case“-Szenario betrachtet und bewertet werden! Zudem ist es wichtig, Strategien zu entwickeln, um den oben beschriebenen Effekten entgegenzuwirken. Im Bereich der Leistungselektronik - dort kann mit Dauerströmen jenseits der 50Arms (z. B. Wechselstrom: mehrere Phasen gleichzeitig) gerechnet werden - sind diese Betrachtungen ein Teil, um die geeignete Aufbau und Verbindungstechnologie auszuwählen. Im Hause Semikron ist dies eine allgemein gültige und anerkannte Vorgehensweise.

Fazit
Es sollte mit vorangegangenen Beispielen aufgezeigt werden, wie sehr durch verschiedene
„erlaubte“ Einflüsse vom idealen Leiterzugquerschnitt abgewichen werden könnte. Und das, obwohl sich alle Beteiligten im „abgesicherten“ Rahmen der IPC-Richt linien bewegen.

2. Fachvortrag: IPC Regelwerk im Überblick (Gerhard Gröner, Beratung im Elektronik Design)

Im zweitenTeil der Vortragsreihe präsentierte Herr Gröner einen guten Überblick über Normenarbeit im IPC und im IEC und die Einflussmöglichkeiten darauf durch deren Mitglieder.