Home Veranstaltungen PCB-Designer-Tag 8. PCB-Designer Tag

8. PCB-Designer Tag 2017

09.05.2017, VCC Würzburg

Zur Online-Anmeldung

Impressionen

Herausforderungen im Elektronik-Design meistern

8. PCB Designer Tag

Jedes neue Elektronik-Design hat seine ganz speziellen Herausforderungen, die es zu meisten gilt. Sind es die vielen Bauelemente, die auf einem meist sehr begrenzten Raum zu platzieren sind, ist es die richtige Auswahl von Komponenten, wie z. B. das Netzteil oder das Wissen über die ESD-Empfindlichkeit von Bauelementen, um nur einige zu nennen.

Lassen Sie sich diese Gelegenheit nicht entgehen und seien Sie am 09. Mai 2017 im Vogel Convention Center Würzburg mit dabei.

Der FED und die Elektronik Praxis möchten mit dem PCB-Designer-Tag Entwicklern, Leiterplatten- & Baugruppen-Designern und auch allen anderen Interessierten ein Stück weit Begleiter und guter Ratgeber beim Meistern von Herausforderungen sein. So können wir nur dazu aufrufen: Nutzen Sie die Gelegenheit, Ihren persönlichen Wissensvorsprung auszubauen. Schneller, komprimierter und vor allem aus erster Hand kann Wissen nicht generiert werden. Zählen doch alle Referenten zu den anerkannten Spezialisten ihres Fachs.
Dieses Jahr erwarten Sie folgende spannende Themen, die Ihr nächstes Layout, bezogen auf Zeit, Entflechtung, Größe und Zuverlässigkeit positiv beeinflussen könnten:

Agenda

08:30 – 09:30 Registrierung
09:30 – 09:40

Begrüßung

Prof. Dr. Rainer Thüringer, FED e.V.

Johann Wiesböck, ELEKTRONIKPRAXIS

09:40 – 10:20

3D-Druck in der Elektronikfertigung

Prof. Dr. Claus Emmelmann, LZN Laser Zentrum Nord GmbH

10:20 – 11:00

Proportionale Anschlussflächen - die Testergebnisse liegen vor!

Rainer Taube, TAUBE ELECTRONIC GmbH

11:00 – 11:30 Kaffeepause
11:30 – 12:10

Das schwächste Glied entscheidet – Die ESD-Bauteilempfindlichkeit

nimmt beständig zu

Michael Günther, ESD Consult & Service

12:10 – 12:50

Zuverlässige Netzteile – reine Glückssache?

Was Entwickler und Designer bei der Auswahl wissen sollten,

Markus Rehm, IBR Ingenieurbüro Rehm

12:50 – 13:50 Mittagspause
13:50 - 14:30

DDRx-SDRAM - Simulation mit HyperLynx

Franz Pfleger, Siemens AG Österreich

14:30 – 15:10

Schmaler, dünner, kleiner!

Flex Schaltungen mit 25/25µm Strukturen und nur 170µm Dicke

Optiprint AG, MIchael Sorger

15:10 – 15:30 Abschlussfragen / Verabschiedung

 

Referenten & Themen 8. PCB-Designer-Tag

3D-Druck in der Elektronikfertigung

Nach einer kurzen Übersicht über die additiven Fertigungsverfahren, die für den 3D-Druck von Elektronikbauteilen genutzt werden können, wird die Entwicklung der Prozesse beschrieben. Diese Prozessevolution ist eng mit den Designfreiheiten für Elektronikbauteile verknüpft, was anhand von Designbeispielen dargestellt wird. In der Elektronikindustrie bestehen hohe Anforderungen an die verwendeten Materialien. Gegensätzlich dazu ist in der additiven Fertigung die Auswahl der verfügbaren Werkstoffe noch begrenzt. In Bezug dazu werden das bestehende Materialportfolio und die bevorstehenden Materialentwicklungen aufgezeigt. Schließlich werden verschiedene Beispiele aus Anwendungen 3D-gedruckter Elektronik vorgestellt und die Potentiale für zukünftige Anwendungen betrachtet.

Referent: Prof. Dr. Claus Emmelmann, LZN Laser Zentrum Nord GmbH,
leitet seit 2001 das Institut für Laser- und Anlagensystemtechnik an der Technischen Universität Hamburg-Harburg (TUHH).
Mit seinem Team von Wissenschaftlern betreibt er Forschung und Entwicklung in der Lasertrenn-, Laserfüge- und 3D-Laserdrucktechnologie sowie Entwicklung von Lasersystemkomponenten für die Automobil-, Schiff-, Flugzeug- und Werkzeugindustrie sowie die Medizin- und Kunststofftechnik.
Nach seinem Abschluss (Dipl.-Ing.) des Maschinenbaus an der Universität Hannover im Jahr 1986 leitete Claus Emmelmann die Abteilung Produktionstechnologie des Laser Zentrum Hannover. 1991 promovierte er mit seiner Arbeit zum Thema „Laserstrahltrennen von Keramik“. In den folgenden 10 Jahren seiner industriellen Karriere war er verantwortlich für den Auf- und Ausbau des Geschäftsbereichs Festkörperlasern beim weltweit führenden Laserhersteller Rofin Sinar GmbH in Hamburg.
Als Autor von über 400 nationalen und internationalen Veröffentlichungen gründete Prof. Emmelmann 2009 die LZN Laser Zentrum Nord GmbH als Spin-off aus der TUHH und leitet diese seither als Geschäftsführer.
Das LZN überführt neueste Forschungsergebnisse aus der Lasermaterialbearbeitung in industrielle Anwendungen und führt Forschungs- und Entwicklungsprojekte für führende Technologie-Unternehmen wie Airbus, Audi, BMW, Cloos, Daimler, Siemens, Trumpf und VW durch.

 

Proportionale Anschlussflächen – die Testergebnisse liegen vor!

Seit der Einführung „Surface Mount Technology“ (SMT) hat die Entwicklung der Bauteilgehäuse eine rasante Entwicklung erfahren. Im Gegensatz dazu basieren die Standards zur Berechnung von Anschlussflächen auf Leiterplatten - IPC-7351 und IEC-61188-7-xx noch immer weitestgehend auf dem Bauteilspektrum der 80er und 90er Jahre des letzten Jahrtausends. Dies führt zu Problemen im Design und insbesondere der Baugruppenfertigung und kann auch die Zuverlässigkeit der Lötstellen beeinträchtigen. Die immer kleiner werdenden Bauteilanschlüsse und die gleichzeitige Verwendung ganz unterschiedlich großer Bauteilgehäuse auf einer Baugruppe erfordern ein neues Konzept zur Berechnung der Anschlussflächen auf Leiterplatten. Dem trägt der Ansatz zu einem Proportionalen Anschlussflächen Dimensionierungskonzept Rechnung. 2016 fanden hierzu umfangreiche Untersuchungen statt, deren Testergebnisse nun vorliegen und in seinem Vortrag erstmals präsentiert werden.

Referent: Rainer Taube, TAUBE ELECTRONIC GmbH,
gründete 1986 nach 10-jähriger Tätigkeit als Fertigungsleiter sein eigenes Unternehmen in Berlin, das er bis heute verantwortlich leitet. Er blickt auf über 40 Jahre Erfahrung im Leiterplatten-Design und der Fertigung von Leiterplatten und Baugruppen zurück. Aufgrund seines geschätzten Fachwissens arbeitet Herr Taube in zahlreichen nationalen und internationalen Fachgremien mit und ist Vorstandsmitglied im FED.

 

Das schwächste Glied entscheidet – Die ESD-Bauteilempfindlichkeit nimmt beständig zu

Beim Design von elektronischen Komponenten spielen viele Aspekte eine Rolle. Neben einer Vielzahl von technischen Parametern ist unter anderem auch das spätere Einsatzgebiet für die Auslegung der Produkte entscheidend. Darüber hinaus sind spezielle Präferenzen des Kunden zu berücksichtigen und nicht zuletzt muss der Preis stimmen. Neben den Materialkosten müssen daher auch die Herstellungskosten Berücksichtigung finden. Diese sind aufgrund von höheren Prozessanforderungen in den vergangenen Jahren stetig gestiegen. Unter anderem sind dort die ESD-Aspekte in der Arbeitsumgebung aufzuführen. Diese orientieren sich im Allgemeinen an der DIN EN 61340-5-1. Wer mit diesem Standard vertraut ist, wird den Grundsatz kennen: Der Mensch darf sich in einer ESD-Schutzzone nicht über 100 Volt aufladen! Diese Forderung gilt nun schon viele Jahrzehnte und daher stellt sich die berechtigte Frage: Ist das noch zeitgemäß? Um diese Frage seriös beantworten zu können, muss die tatsächliche ESD-Empfindlichkeit der gehandhabten ESDS (ESD sensitive device) ermittelt werden. Keine leichte Aufgabe; aber entscheidend um die Wirksamkeit der umgesetzten ESD-Schutzmaßnahmen nachzuweisen.

Referent: Michael Günther, ESD Consult & Service
Der Dipl.-Kfm. (FH) und Geschäftsführer von ESD Consult & Service ist seit 2006 im ESD-Schutz und als Auditor ISO 9001 und EN 9100 tätig. Als Berater und Trainer in der Unternehmenspraxis verbindet er technisches ESD-Know-How mit betriebswirtschaftlichen Aspekten. Insbesondere widmet er sich dem Schwerpunkt Produktion, Controlling, Qualitäts- und Projektmanagement.

 

Zuverlässige Netzteile – reine Glückssache?
Was Entwickler und Designer bei der Auswahl wissen sollten

Kennzahlen zur Zuverlässigkeit von Netzteilen sind nach Erfahrung des Autors oft irreführend und in der Praxis nicht aussagekräftig genug. Netzteilausfälle können mehrere Gründe haben; interessanterweise wird kaum an eine mangelhafte Entwicklung gedacht. Viele Firmen, die bereits schlechte Erfahrungen mit eingekauften Stromversorgungen gemacht haben, unterziehen diese oft einem "harten Dauertest" kurz vor der Zulassung ihrer Geräte. Das ist weder effizient noch zielführend. Netzteile sollte man mit Oszilloskop, Tastkopf und Stromzange analysieren:

  1. Sperrspannungen an den kritischen Halbleitern messen
  2. Ripple-Ströme in den Elkos messen
  3. Sättigung von induktiven Bauteilen messen

Damit bestimmt man die reale Zuverlässigkeit ganz genau und kann beurteilen, ob das ausgewählte Netzteil für die Anwendung geeignet ist oder nicht.

Referent: Markus Rehm, IBR Ingenieurbüro Rehm
Getaktete Stromversorgungen beschäftigen Markus Rehm schon seit über 25 Jahren. Nach seinem Elektronik-Studium arbeitete er acht Jahre lang bei der Deutschen Thomson Brandt GmbH in Villingen-Schwenningen als Forschungs- und Entwicklungsingenieur im Labor für Stromversorgungen. Seit 1998 ist er freiberuflich tätig und bietet seinen Kunden mit seinem modernen Elektroniklabor Forschung, Entwicklung und Beratung als Dienstleistung an. Schwerpunkte dabei sind die Funktionalität, die Zuverlässigkeit und die EMV von Netzteilen, sowie drahtlose Stromversorgungen. Viele Kunden aus dem In- und Ausland beauftragen ihn mit "Ausfall- und Zuverlässigkeitsanalysen von Netzteilen".

 

Schmaler, dünner, kleiner!
Leiterplatten mit 25 / 25µm Strukturen und nur 170µm Dicke

Miniaturisierung ist ein Schlagwort in der Elektronikbranche. Welche Auswirkungen hat die Miniaturisierung auf die Leiterplatte? Im Vortrag wird auf die treibenden Kräfte der Miniaturisierung eingegangen und die Anforderungen seitens der Kunden und Märkte beleuchtet. Was bedeuten diese Anforderungen für den Leiterplattenhersteller und welche Schlüsselfaktoren in der Leiterplattenfertigung haben maßgeblichen Einfluss auf die Umsetzung der Anforderungen? Anhand von Leiterplattenbeispielen und Erläuterungen werden diese Schlüsselfaktoren näher betrachtet und geben damit Aufschluss für das Leiterplattenlayout. Der Vortrag schließt mit einem Ausblick auf die nächsten Jahre.

Referent: Michael Sorger, Optiprint AG, Schweiz
fand seinen Einstieg in die Thematik der Leiterplatte 1997 als Dipl. Ing. (FH) für Fertigungsautomatisierung bei dem Schweizer Leiterplattenhersteller Optiprint AG. Nach unterschiedlichen Aufgabengebieten und Positionen im Unternehmen ist er heute Leiter des Bereiches Engineering / Technik.

 

DDRx-SDRAM - Simulation mit HyperLynx

DDRx-SDRAM ist ein spezieller Halbleiterspeicher, der vielfältig als Arbeitsspeicher in Computersystemen, Kraftfahrzeugen, Netzwerken, Kommunikationstechnik, medizinischen Apparaten und in der Unterhaltungselektronik zum Einsatz kommt. Ein grundlegendes Verständnis der Eigenschaften soll helfen, Fehler bei der Anbindung an den Kontroller auf einem PCB zu vermeiden. Dazu werden die grundlegenden Begriffe erklärt, sowie die Evolution der DDRx-SDRAM-Speicher bis zur aktuellen DDR4-Generation und deren wichtigsten Parameter besprochen. Diese Parameter manifestieren sich in PCB-Designrichtlinien, die von diversen Speicher- und Kontroller-Herstellern vorgeschrieben werden. Schließlich werden die Möglichkeiten einer Simulation des Speicherinterfaces an einem Beispiel mit dem Mentor Graphics Tool HyperLynx aufgezeigt. Betrachtet werden die Signalintegrität und die Timinganalyse, bei der HyperLynx in der Lage ist, sämtliche Signale in einem Simulationslauf zu bewerten.

Referent: Franz Pfleger, Siemens AG Österreich
Senior Key Expert Engineer für Electronic Design bei Corporate Technology, der zentralen Forschungs- und Entwicklungsabteilung von Siemens. 30 Jahre Erfahrung in der Elektronik-Entwicklung in analogem und digitalem Schaltungsdesign, PCB Design, Signal- und Powerintegrität, Inbetriebnahme, Test und Fertigungsunterstützung im Bereich industrieller Elektronik und optischer Nachrichtentechnik. Mitglied des Siemens Technologiekreises Elektronik im Arbeitskreis PCB Design Simulation, sowie des FED Themenkreises High Speed Design.

Veranstaltungsort

Vogel Convention Center
Max-Planck-Str. 7/9
97082 Würzburg

Anreise

Übernachtung

Wir bitten Sie, Ihre Übernachtungen selbst zu buchen.

Hotelübersicht Würzburg

Anmeldung / Bedingungen

Teilnahmegebühren

FED-Mitglieder:   190,- EUR

Nichtmitglieder:  290,- EUR

Die Preise verstehen sich zzgl. 19% MwSt.

Enthaltene Leistungen

Handout, Teilnahmezertifikat, Mittagessen und alkoholfreie Pausengetränke.


Nach Eingang Ihrer Anmeldung erhalten Sie als Bestätigung der Teilnahme eine Rechnung mit dem Zahlbetrag. Der Kostenbeitrag ist vor Veranstaltungsbeginn an den FED zu überweisen. Bitte zahlen Sie erst nach Erhalt der Rechnung.

Bei Stornierung der Anmeldung zwischen 28 und 14 Tagen vor Seminar-/Kursbeginn (nur schriftlich per Post, E-Mail oder Telefax möglich – es gilt der Posteingangsstempel) wird eine Stornogebühr in Höhe von 10 % des Gesamtrechnungsbetrages erhoben. Danach ist in jedem Fall der volle Betrag zu zahlen. Bei Nichterscheinen oder verspäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Teilnahmegebühr.

Es gelten im Übrigen die Allgemeinen Geschäftsbedingungen des FED.

Ihre Referenten

Ihr Ansprechpartner

Baar

Dietmar Baar
Tel. +49 30 3406030-54
E-Mail senden