Navigation

19.-21. September 2013 in Bremen

Zugelassener Bildungsträger nach AZWV

High-Speed-Seminar

28.05.2013, Winterthur (Schweiz)

Einführung

Ein wesentlicher Technologietreiber innerhalb der dominierenden Branchen der Elektronikindustrie ist die Schnelligkeit. Dieses Merkmal führt, neben anderen, zu resultierenden Anforderungen an die Baugruppe der Zukunft. Die Schnelligkeit ist insbesondere anspruchsvollen Computernutzern ein bedeutungsvoller Begriff.

Unter High-Speed-Signalen versteht man schnelle transiente Digitalimpulse mit Anstiegszeiten im Nanosekundenbereich oder darunter. Nicht die Signalausbreitungsgeschwindigkeit oder die Taktfrequenz ist so schnell, sondern die Änderung des Schaltzustandes. Somit liegt die Entscheidung über ein High-Speed-Design durch die Festlegung der Clock-Frequenz nicht in der Hand des Designers, sondern wird durch die Wahl und Verfügbarkeit der Bauelemente bestimmt.

Aufgrund der Marktanforderungen müssen sich immer mehr Schaltungsentwickler und Leiterplattendesigner mit High-Speed-Problematik auseinandersetzen. Der FED möchte sie dabei mit seinem Tages-Seminar effektiv unterstützen.

Weiterhin bietet der FED den 3-tägigen Intensivkurs High-Speed-Baugruppen Design an.

Flyer zum Download

Zum High-Speed-Baugruppen-Design Kurs

Zielgruppe

Das Seminar richtet sich vor allem an Schaltungsentwickler und Leiterplattendesigner, die Bauelemente mit ns-Schaltzeiten oder Taktraten > 50 MHz einsetzen wollen, aber auch an Leiterplattenhersteller sowie Mitarbeiter im Prüf-, Reparatur- und Testbereich.

Es werden Grundlagen zu Signalintegritätsproblemen auf Leiterplatten und in Baugruppen vermittelt sowie anschauliche praktische Hinweise zu ihrer erfolgreichen Bewältigung gegeben.

Große Aufmerksamkeit wird der rechtzeitigen Einbindung dieser Problematik im Entwicklungs- und Designprozeß sowie der Zusammenarbeit von Entwicklern und Designern zuteil.

Seminarthemen

Anforderungen an High-Speed-Leiterplatten

Systemanforderungen für schnelle Verbindungen
Digitaltechnik und HF-Technik: Störspektren von Impulsen
Abblockkonzepte und Layoutbeispiele mit Kondensatoren
Impedanz der Stromversorgung; Der HF-Rückstromweg; Auswirkung von Schlitzen in der Masselage
Reale elektrische Eigenschaften von Leiterbahnen
Impedanz von Leiterbahnen; Microstrip und Stripline
Impedanz-beeinflussende Leiterplatten-Parameter mit Abschätzung fertigungsbedingter Toleranzen
Differentielle Impedanz: Dual-Stripline
Planung eines Impedanz-Multilayers

Grundlagen des High-Speed-Design

Was ist "High Speed Design"?
Theorie der Übertragungsleitungen
Verhalten von digitalen Bauelementen
Reflexion, Crosstalk, Überschwinger

Design-Strategie

Die drei großen "Ts": Terminierung, Topologie, Timing
Intelligente, praktikable Designregeln
Constraints Management, was ist das und wie realisieren?

Signalintegritäts-Simulation und -analyse

Was ist Signalintegrität? Bedeutung und Einfluß auf die Funktion der Baugruppe
Einfluß von Lagenaufbau, Topologie, Bauelement
Methoden der Simulation und Analyse; Spice-/IBIS-Modelle
Beispiele und Anwendungen

Schulungszeiten

09:00 - 17:00 Uhr

Schulungsort

Zürcher Hochschule für Angewandte Wissenschaften
Institut für Energiesysteme und Fluid-Engineering IEFE
Technikumstraße 9
CH – 8401 Winterthur

Übernachtung

Wir bitten Sie, Ihre Übernachtungen selbst zu buchen. Es wurde ein Abrufkontingent eingerichtet - Stichwort "FED".

Sorell Hotel Krone
Marktgasse 49
CH-8400 Winterthur
Tel.: +41(0)52 208 18 18

1 Einzelzimmer Standard zu CHF 155,00/Nacht/Person inkl. Frühstücksbuffet (City-Tax in Höhe von CHF 2,50 pro Person/Nacht ist extra) oder
1 Einzelzimmer Superior zu CHF 170,00/Nacht/Person inkl. Frühstücksbuffet (City-Tax in Höhe von CHF 2,50 pro Person/Nacht ist extra)

Dieses Kontingent steht bis zum 02.05.2013 zur Verfügung, Tel.: +41(0)52 208 18 18.

Bedingungen / Teilnahmegebühren

Teilnahmegebühren

FED-Mitglieder: 320,- EUR
weitere Teilnehmer desselben Unternehmens 260,- EUR

Nichtmitglieder: 470,- EUR
weitere Teilnehmer desselben Unternehmens 365,- EUR

Enthaltene Leistungen

ausführliche Schulungsunterlagen, ein Teilnahmezertifikat, Mittagessen und alkoholfreie Pausengetränke.

Die Schulungen werden in Deutsch gehalten.

Nach Eingang Ihrer Anmeldung erhalten Sie eine Rechnung als Teilnahmebestätigung. Der Kostenbeitrag ist vor Veranstaltungsbeginn an den FED zu überweisen. Bitte zahlen Sie erst nach Erhalt der Rechnung. Eine Stornierung der Anmeldung unter Rückzahlung des Betrages ist bis spätestens eine Woche vor der Veranstaltung möglich. Dafür wird eine Bearbeitungsgebühr von 30,- EUR berechnet. Danach ist in jedem Fall der volle Betrag zu zahlen. Bei Nichterscheinen oder verpäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Teilnahmegebühr. Der Veranstalter behält sich das Recht vor, den Seminartermin auch nach erfolgter Auftragsbestätigung unter Rückerstattung der Gebühren abzusagen.

Es gelten im Übrigen die Allgemeinen Geschäftsbedingungen des FED.

Ihre Referenten

Friedbert Hillebrand

Friedbert Hillebrand verfügt über 25 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplatten-Design. Heute arbeitet er u.a. auch als freier Mitarbeiter für den FED.

Prof. Dr. Rainer Thüringer

Der Referent arbeitete 10 Jahre als Produktmanager und Technischer Leiter im Bereich der Leiterplattenkonstruktion und Baugruppenfertigung, insbesondere impedanzkontrollierter Leiterplatten für High-Speed-Anwendungen. Seit 1993 vertritt er die Schwerpunkte Baugruppen- und Gerätekonstruktion sowie EMV in Lehre und Forschung an der FH Gießen-Friedberg. Er ist Mitglied im FED-Vorstand sowie im Steering- und im Executive Committee des IPC-Designers-Council (USA).

Ihre Ansprechpartner

Antje Brandt
Tel. +49 30 834 90 59
E-Mail senden

Sandra Köckeritz
Tel. +49 30 834 90 59
E-Mail senden

Newsletter abonnieren

Abonnieren Sie jetzt den FED-Newsletter!

Anfrage zum Inhouse Seminar

Alle Seminare und Kurse können Sie auch als Inhouse Schulung buchen.

Inhouse Seminar anfragen