Home Seminare und Kurse Technik-Seminare High-Speed-Baugruppen-Design

Zielgruppen-Übersicht

Überblick über alle Zielgruppen für Seminare und Kurse des FED

pdficon_small.png
Zur Zielgruppenmatrix

High-Speed-Baugruppen-Design

29.-31.05.2017, Berlin
21.-23.08.2017, Berlin
09.-11.10.2017, Neustadt/Aisch
11.-13.12.2017, Berlin

Zur Online-Anmeldung

Einführung

endrille - Fotolia.com

Mit diesem 3-Tagesseminar wird das stufenförmige Aus- und Weiterbildungssystem des FED für das Leiterplatten- und Baugruppen-Design um eine wichtige Facette erweitert. Den Teilnehmern wird die Befähigung vermittelt, optimale Schaltungs- und Leiterplatten-Designs (Layout & Lagenaufbau) für High-Speed-Anwendungen unter Berücksichtigung der Signalintegrität und der EMV zu generieren.

Es werden die verschiedenen Designstrategien erklärt und mit Hilfe von Simulationswerkzeugen, die freundlicherweise von den Firmen ZUKEN und POLAR zur Verfügung gestellt werden, durchgespielt. Darüber hinaus beschäftigt sich der Kurs auch intensiv mit dem Einsatz von differentiellen Signalen. Zum Schlüsselelement Lagenaufbau werden nach Vermittlung theoretischer Grundlagen mit Hilfe von Planungswerkzeugen verschiedene interaktive Modelle erstellt. Dabei haben die Teilnehmer die Möglichkeit, aus der eigenen Projektumgebung Lagenaufbauten mitzubringen und diese nach Bearbeitung zu diskutieren. Große Aufmerksamkeit wird der rechtzeitigen Einbindung dieser Problematik im Entwicklungs- und Designprozess sowie der Zusammenarbeit von Entwicklern und Designern gewidmet. Der Kurs schließt mit einer Erfolgskontrolle ab.

Dieser Kurs wird in Verbindung mit dem 2-tägigen Kurs EMV-Baugruppen-Design angeboten, der am gleichen Ort direkt im Anschluss stattfindet.

Zielgruppe

  • Schaltungsentwickler
  • Leiterplatten- und Systemdesigner
  • Leiterplattenhersteller
  • Systemplaner
  • Mitarbeiter im Prüf- und Testbereich

Den Teilnehmern wird die Befähigung vermittelt, optimale Schaltungs- und Leiterplattendesigns für High-Speed-Anwendungen unter Berücksichtigung der Signalintegrität und der EMV zu generieren.

Zertifizierter Elektronik-Designer Level IV

ZED WahlmodulFür Teilnehmer am Weiterbildungsprogramm zur Erlangung der Qualifikation "Zertifizierter Elektronik-Designer Level IV" steht dieses Seminar neben anderen als Auswahl. Die abschließende Prüfung besteht aus 12 Multiple Choice Fragen von denen min. 9 richtig beantwortet werden müssen. Das Prüfungsergebnis geht auf Wunsch in die Bewertung zum ZED Level IV ein.

Erfahren Sie mehr über den Abschluss Zertifizierter Elektronik-Designer (ZED Level I - IV)

Seminarthemen

1. Einführung in “High-Speed” Design

  • Wann ist eine Baugruppe “High Speed“
  • Wie die Industrie „High Speed“ voran treibt
  • Das Ziel ist Signal Qualität
  • Systemanforderungen an High Speed
  • Anforderungen an Layout und Systemdesign


2. Grundlagen – Signale auf Leitungen

  • Anstiegszeit und kritische Leitungslänge
  • Impulse und HF-Spektrum
  • Impedanz elektrischer Leitungen
  • Widerstand, Induktivität und Kapazität
  • HF-Rückstromweg - Schlitze auf Masselagen


3. Reflexionen und Leitungsterminierung

  • Reflexionsmechanismus
  • Terminierungs-Strategien
  • Topologien
  • Bidirektionale Busterminierung


4. Leitungs-Topologien, Timing und Crosstalk

  • Leitungs-Topologien
  • Induktive/kapazitive Kopplung
  • Forward/Backward Crosstalk
  • Koppelstärke und Designmaßnahmen
  • Differentielle Signalübertragung
  • Timing – Zeitkritisches Schalten


5. Simulationsmodelle & Methoden

  • IO-IC Characteristics
  • Einfache Modelle vs Reale Bauteile
  • Modelquellen
  • IBIS Modelle
  • Simulations-Methoden
  • Constraints Management
  • PCB Tool Flow
  • Design Kits


6. Stromversorgungssystem

  • Impedanz der Stromversorgung
  • Spannungseinbrüche und Gegenmaßnahmen
  • Anforderungen an das Stromversorgungssystem
  • Abblocken mit Kondensatoren - VCC-GND Lagen
  • Resonanzen und Abstrahlung


7. Planung & Konstruktion Impedanz kontrollierter Multilayer (Grundlagen)

  • Materialien – Kerne, Prepregs, Kupferfolien
  • Microstrip und Stripline
  • Planung von Multilayern - Impedanzbestimmung
  • Lagenaufbau Varianten
  • Einfluss von Vias und Bauteilen auf die Impedanz
  • Erstellen verschiedener Lagenaufbauten mit einem Impedanz-Planungs-Tool

Schulungszeiten

1.Tag    08:30 - 17:00 Uhr
2.Tag    08:30 - 17:00 Uhr
3.Tag    08:30 - 17:00 Uhr

Berlin

29.-31.05.2017
21.-23.08.2017
11.-13.12.2017

Online-Anmeldung

Veranstaltungsort

FED e. V.
Schulungsraum
Plaza Frankfurter Allee
Frankfurter Allee 73c, 5. OG
10247 Berlin
Tel. 030 340 6030-50

Anfahrtsbeschreibung: Anfahrt_FED_Berlin.pdf

Übernachtungen

Wir bitten Sie, Ihre Übernachtungen selbst zu buchen. Es wurden im folgenden Hotel  Zimmerkontingente eingerichtet. Diese sind bis 3 Wochen vor Veranstaltungsbeginn unter Angabe des Stichworts FED abrufbar. Reservierung Tel. +49 03042831-700, EZ inkl Frühstück 78,00 EUR (Übernachtungen vom 03.-06.09.2017 für 98,00 EUR wegen Messe)

Arcadia Hotel Berlin
Frankfurter Allee 73 a
10247 Berlin
Tel: (+49) 30 42831 700
reservation.berlin@ahmm.de

Neustadt/Aisch

09.-11.10.2017

Online-Anmeldung

Schulungsort

BVS Bildungszentrum
Neustadt
Comeniusstr. 3
91413 Neustadt / Aisch
Tel. 09161/7810

Anfahrtsbeschreibung

Übernachtung

Wir bitten Sie, Ihre Übernachtungen selbst zu buchen.

Es wurden im Allee-Hotel Neustadt (4-Sterne) Abrufkontingente eingerichtet - Kennwort: "FED". 1 Einzelzimmer zu 72,00 EURO/Nacht/Person inkl. Frühstück. Diese Kontingente stehen jeweils bis 4 Wochen vor Anreise zur Verfügung. Tel. +49 9161 8955-0

Allee-Hotel Neustadt
Alleestraße 14
91413 Neustadt/Aisch
Tel. +49 9161 8955-0

Anfahrtsbeschreibung

Bedingungen

Teilnahmegebühren

FED-Mitglieder: 1.385,- EUR

Nichtmitglieder: 1.660,- EUR

Enthaltene Leistungen

Skript und USB-Stick mit Kurs- und Übungsunterlagen, Prüfung ZED Level IV, Zertifikat, 3 x Mittagessen und alkoholfreie Pausengetränke.

Bedingungen

Die Teilnehmerzahl ist auf 12 Personen pro Kurs begrenzt.

Nach Eingang Ihrer Anmeldung erhalten Sie als Bestätigung der Teilnahme eine Rechnung mit dem Zahlbetrag. Der Kostenbeitrag ist vor Veranstaltungsbeginn an den FED zu überweisen. Bitte zahlen Sie erst nach Erhalt der Rechnung.

Bei Stornierung der Anmeldung zwischen 28 und 14 Tagen vor Seminar-/Kursbeginn (nur schriftlich per Post, E-Mail oder Telefax möglich – es gilt der Posteingangsstempel) wird eine Stornogebühr in Höhe von 10 % des Gesamtrechnungsbetrages erhoben. Danach ist in jedem Fall der volle Betrag zu zahlen. Bei Nichterscheinen oder verspäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Teilnahmegebühr.

Der Veranstalter behält sich das Recht vor, den Seminartermin auch nach erfolgter Anmeldebestätigung unter Rückerstattung der Gebühren abzusagen.
Mindestteilnehmerzahl: 7.

Die Schulungen werden in Deutsch gehalten.

Es gelten im Übrigen die Allgemeinen Geschäftsbedingungen des FED.

Ihre Referenten

Friedbert Hillebrand

hillebrand.jpg

Friedbert Hillebrand verfügt über 25 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplatten-Design. Heute arbeitet er u.a. auch als freier Referent für den FED.

Ihre Ansprechpartner

Brandt

Antje Brandt
E-Mail senden

 

Koeckeritz

Sandra Köckeritz
E-Mail senden