Home Seminare und Kurse Design-Kurse Leiterplatten- und Baugruppendesign Kurs II inkl. CID+ Zertifizierung

BannerIPC_conference

19.-21. September 2013 in Bremen

Konferenz Logo 2013_WEB.png

IMG0004.jpg

Zugelassener Bildungsträger nach AZWV

Leiterplatten- und Baugruppendesign Kurs II inkl. CID+ Zertifizierung

01.-05.07.2013, Neustadt/Aisch
07.-11.10.2013, Österreich
04.-08.11.2013, Berlin
02.-06.12.2013, Neustadt/Aisch

Zur Online-Anmeldung

Einführung

Edelweiss Fotolia

Dieser 5-tägige Intensivkurs vermittelt Praxiswissen pur. Zunächst wird den Teilnehmern eine Einführung in das Arbeiten mit unterschiedlichen EDA-Tools gegeben.

Ein weiterer Kursabschnitt ist den sehr wichtigen Arbeiten an der Bauteile-Bibliothek gewidmet. Sie ist die Grundlage für einen möglichst fehlerfreien und effizienten Entwicklungs- und Layoutprozess. Die Grundlagen und Weiterentwicklungen von einfachen bis zu höchst komplexen Bauteilen mit Highspeed- und Sonderanforderungen stehen im Fokus. Dabei wird auf die Schaltplan-Symbole und Bauteile-Footprints ebenso eingegangen wie auf die aktuellsten DIN-Normen und IPC-Richtlinien.

Des weiteren werden die Konstruktionsprinzipien starrflexibler Leiterplatten und die wichtigsten Eigenschaften flexibler Basismaterialien erläutert. Nach der Darstellung der Erfordernisse an die Beschreibung und die Dokumentation des Lagenaufbaus ermöglicht der Kurs einen Einblick in die Arbeit der CAM-Vorbereitung auf Seiten des Leiterplattenherstellers.

Hohe Taktraten, mit immer schneller schaltenden Bauteilen erfordern beim Leiterplatten- und Baugruppen-Designer einschlägiges Wissen auf dem Gebiet „High-Speed“. Jeder Designer muss sich  auch über die Einflussgrößen für elektromagnetische Störungen im Klaren sein. Vor allen aber, wie er ihnen begegnen kann. Nur mit einem ausgeprägten Fachwissen lassen sich heute einwandfrei funktionierende Layouts entflechten. Zu beiden Themen wird in diesem Kurs komplexes Praxiswissen vermittelt.

Abgerundet wird der Kurs mit gezielten Betrachtungen zum Design, Eigenschaften von Leiterplatten, Montagestrategien für Bauteile, Baugruppenreinigung und Baugruppentest.

Der Kurs II schließt mit einer Prüfung, in denen die Teilnehmer den Titel Advanced Certified Interconnect Designer (CID+) erwerben.

pdficon Aktueller Schulungsflyer als PDF-Datei:
Leiterplatten und Baugruppendesign Kurs II

Zielgruppe

Der Leiterplatten- und Baugruppendesign-Kurs II richtet sich vor allem an bereits aktive Leiterplattendesigner. Es ist deshalb wünschenswert, wenn die Teilnehmer über Grundkenntnisse im Layout, der Fertigung und Bestückung von Leiterplatten bzw. Baugruppen verfügt.

Voraussetzung ist auch der Besuch des vorhergehenden LBD-Kurses I. Die Teilnahme an der CID+ Prüfung setzt den erfolgreichen Abschluss zum CID voraus.

Kursthemen (Auszug)

1.Tag

  • Begrüßung, Einweisung in den Kursablauf
  • Einstieg ins Baugruppendesign über den PKP unter Zuhilfenahme eines Beispielprojekts: CPU-Karte
  • Einführung zum Arbeiten mit unterschiedlichen EDA-Tools
  • Grundsätze bei der Bauteile-Bibliotheksgestaltung

2. Tag: Bauteilebibliothek für CAE und CAD

  • Struktur und Inhalte einer Bauteilebibliothek
  • Anforderungen an Inhalte Gehäusetypen
  • Bauteilfreigabeprozess
  • Schaltplansymbole
  • Gehäusetypen
  • Gehäuse ( Landpattern) nach IPC7351
  • Einfluss der Verarbeitungsprozesse
  • Verknüpfung der Symbole und Gehäusebeschreibungen
  • Nicht Bauteil gebundene Bibliotheksinhalte
  • Änderungen an Bauteilen und Qualitätsmanagement

3. Tag: Leiterplattentechnologie für hochwertige Baugruppen von der Konstruktion des Lagenaufbaus bis zur CAM-Analyse der Produktionsdaten

  • Strategische Anforderungen an Leiterplatten
  • Anforderungen für High-Speed-Leiterplatten
  • Leiterplattenklassen von Starr bis Flex
  • Impedanzdefinierte Multilayer
  • Prozesstoleranzen
  • Verpressen von Multilayern
  • Kantenmetallisierung
  • Pluggen von Vias
  • Multilayersysteme / Lagenaufbauten
  • Dokumentation von Multilayern
  • CAM-Bearbeitung

4. Tag

EMV

  • Ursachen für Elektromagnetische Störungen
  • Abstrahlungs-Mechanismen
  • Maßnahmen für ein EMV-gerechtes Design
  • Leitungsführung und Platzierung
  • Bauteilplatzierungen
  • EMV-gerechte Stromversorgung
  • Funktion und Platzierung von Abblockkondensatoren

High Speed

  • Was ist ein  „High Speed“-Design?
  • Einfluss der Leitungen
  • Kritische Leitungslängen
  • Rückstrompfad
  • Signalausbreitung

5. Tag: Ergänzende Betrachtungen zum Design unter Bezugnahme des Study Guide CID+

  • Materialeigenschaften
  • Grundlegende Baugruppentest
  • Qualitätsbetrachtungen
  • Vorbereitung zur CID+ Prüfung
  • CID+ Prüfung

Schulungszeiten

Mo            Anreise bis 10:30 Uhr
Mo            10:30 - 17:00 Uhr
Di-Do         08:30 - 17:00 Uhr
Fr              08:30 - 12:00 Uhr
Fr              CID-Prüfung 13:00 Uhr
Fr              Abreise 16:00 Uhr

Termine und Orte

Neustadt/Aisch

01.-05.07.2013
02.-06.12.2013

Zur Online-Anmeldung

BVS Bildungszentrum
Neustadt
Comeniusstr. 3
91413 Neustadt / Aisch
Tel. 09161/7810

Übernachtung

Allee-Hotel Neustadt
Alleestraße 14
91413 Neustadt/Aisch

Teilnahmegebühren

FED-Mitglieder: 2.350,- EUR (inkl. 420,- EUR Verpflegung und Übernachtung)

Nicht-Mitglieder: 2.880,- EUR (inkl. 420,- EUR Verpflegung und Übernachtung)

Bitte geben Sie bei Ihrer Anmeldung an, ob die Anreise am Vortag gewünscht ist. Übernachtung /Frühstück pro Person  zum Preis von 64,50 EUR.

Enthaltene Leistungen

Ausführliche Schulungsunterlagen (Ordner und CD-ROM), IPC-Prüfung zum CID+, EDV- und Lehrsaalbenutzung, 4 x Übernachtung im Einzelzimmer, 4 x Frühstück, 5 x Mittagessen, 4 x Abendessen sowie alkoholfreie Pausengetränke.

Österreich

07.-11.10.2013

Zur Online-Anmeldung

Zur Schonenburg
Gasthaus - Hotel
Hauptstraße 38
A-3562 Schönberg/Kamp
Tel.: +43 (0)2733/8202

Teilnahmegebühren

FED-Mitglieder: 2.460,- EUR (inkl. 530,- EUR Verpflegung und Übernachtung)

Nicht-Mitglieder: 2.990,- EUR (inkl. 530,- EUR Verpflegung und Übernachtung)

Enthaltene Leistungen

Ausführliche Schulungsunterlagen (Ordner und CD-ROM), IPC-Prüfung zum CID+, Seminarraumbenutzung, 4 x Übernachtung im Einzelzimmer, 4 x Frühstück, 5 x Mittagessen, 4 x Abendessen sowie alkoholfreie Pausengetränke.

Berlin

04.-08.11.2013

Zur Online-Anmeldung

Best Western Hotel President
An der Urania 16-18
10787 Berlin
Tel.: 030/2190 30

Übernachtung

Wir bitten Sie, Ihre Übernachtungen selbst zu buchen.

BestWestern Hotel President
An der Urania 16-18
10787 Berlin

Es wurde ein Abrufkontingent eingerichtet - Kennwort: "FED". 1 Einzelzimmer zu 83,- EURO/Nacht/Person inkl. Frühstück. Dieses Kontingent steht bis zum 07.10.2013 zur Verfügung, Tel.: 030/21903-0.

Teilnahmegebühren

FED-Mitglieder:   2.190,- EUR (inkl. 260,- EUR Verpflegung, ohne Übernachtung)

Nichtmitglieder:  2.720,- EUR (inkl. 260,- EUR Verpflegung, ohne Übernachtung)

Enthaltene Leistungen

IPC-Prüfung zum CID+, ausführliche Schulungsunterlagen (Ordner und CD-ROM), Seminarraumbenutzung, 5 x Mittagessen, Kaffeepausen und alkoholfreie Pausengetränke.

Bedingungen

Die Teilnehmerzahl ist auf 12 Personen pro Kurs begrenzt.

Nach Eingang Ihrer Anmeldung erhalten Sie eine Rechnung als Teilnahmebestätigung. Der Kostenbeitrag ist vor Veranstaltungsbeginn an den FED zu überweisen. Bitte zahlen Sie erst nach Erhalt der Rechnung. Bei Stornierung der Anmeldung (nur schriftlich bis eine Woche vor Kursbeginn - Poststempel) wird eine Verwaltungsgebühr in Höhe von 10 % des Gesamtrechnungsbetrages (Kurs- und Prüfungsgebühr und Vollpension) erhoben. Danach ist in jedem Fall der volle Betrag zu zahlen. Bei Nichterscheinen oder verspäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Teilnahmegebühr. Der Veranstalter behält sich das Recht vor, den Kurstermin auch nach erfolgter Anmeldebestätigung unter Rückerstattung der Gebühren abzusagen.

Die Schulungen werden in Deutsch gehalten.

Es gelten im Übrigen die Allgemeinen Geschäftsbedingungen des FED.

Prüfung zum CID+

Der Leiterplatten- und Baugruppen Design Kurs II beinhaltet bereits die Prüfung zum CID+, inkl. der vorbereitenden Prüfungsunterlagen (Study Guide) des IPC in Deutsch.

Zudem haben die Teilnehmer die Möglichkeit die CID+-Prüfung zu einem späteren Zeitpunkt abzulegen bzw. bei Nichtbestehen, die Prüfung zu wiederholen. In dem Falle kann die Prüfung extra gebucht werden. Die Preise dafür erfahren Sie auf Nachfrage.

Ihre Referenten

Arnold Wiemers

arnold wiemers

Arnold Wiemers, LeiterplattenAkademie, ist vom IPC zertifizierter CID, CID+ und Instructor, FED-Designer und FED-Referent. Arnold Wiemers arbeitet am Schulungskonzept des FED mit. Er ist Autor diverser Fachveröffentlichungen, Referent für Seminare, Konferenzvorträge und Workshops zur Leiterplattentechnologie.

Peter Koller

koller

Nach dem Studium der Physik gründete Peter Koller das Ing.-Büro PKS Systemtechnik für Layoutschulung und Elektronikentwicklung in Baiersdorf. Ein Jahr später erfolgte die Umwandlung der PKS-Systemtechnik in eine GmbH mit dem Schwerpunkt im Bereich Entwicklung und Fertigung von Elektronik für die Medizintechnik. Herr Koller ist dem FED seit langem verbunden, zuletzt als Mitglied im Beirat.

Friedbert Hillebrand

hillebrand.jpg

Friedbert Hillebrand verfügt über 25 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplatten-Design. Heute arbeitet er u.a. auch als freier Mitarbeiter für den FED.

Gerhard Gröner

groener.jpg

Nach seiner Berufsausbildung in der Elektrotechnik kam Gerhard Gröner zur Leiterplattenentflechtung und war bei der Fa. Grundig über 30 Jahre lang im LP-Designbereich tätig, zuletzt als Leiter einer Zentralabteilung. Seit 1998 ist Herr Gröner als beratender Ingenieur und freier Mitarbeiter im FED tätig. Der Schwerpunkt seiner Arbeit ist hier die Entwicklung eines Schulungskonzeptes für Leiterplatten- und Baugruppendesigner und die Durchführung der hieraus entwickelten Kurse. Seit 2002 ist Herr Gröner Master-Instructor des IPC.

Jennifer Vincenz

Vincenz

Jennifer Vincenz verfügt über weitreichendes und anerkanntes Fachwissen im Bereich CAD-Design. Sie ist vom IPC zertifizierter CID, CID+, Instructor und FED-Designer mit mehr als 20 Jahren Berufserfahrung. Seit April 2010 ist sie bei der tecnotron elektronik GmbH im Bereich Softwarevertrieb tätig. Sie betreut die Kunden sowohl softwarebezogen als auch in technologischen Aspekten und bietet Ihnen fachmännischen Support und Schulungen. Zu ihren Aufgaben gehören zusätzlich die interne Aus- und Weiterbildung und die technische Dokumentation der Pulsonix EDA-Software. Als Referentin arbeitet sie seit 2002 aktiv am Schulungskonzept des FED mit.

Prof. Dr. Rainer Thüringer

thueringer

Der Referent arbeitete 10 Jahre als Produktmanager und Technischer Leiter im Bereich der Leiterplattenkonstruktion und Baugruppenfertigung, insbesondere impedanzkontrollierter Leiterplatten für High-Speed-Anwendungen. Seit 1993 vertritt er die Schwerpunkte Baugruppen- und Gerätekonstruktion sowie EMV in Lehre und Forschung an der FH Gießen-Friedberg. Er ist Mitglied im FED-Vorstand sowie im Steering- und im Executive Committee des IPC-Designers-Council (USA).

Reiner Wieland

Wieland

Nach dem Abschluss seines Ing.-Studiums widmete sich Herr Wieland in verschiedenen Funktionen und Verantwortlichkeiten dem Design von Leiterplatten, der Applikationsunterstützung bei CAD-Systemen und dem Test aufwendiger CAD-Software. Seit 1999 ist Reiner Wieland als selbstständiger Beratungsingenieur für Methoden- und Designberatung im Bereich der Leiterplattenentwicklung tätig. Seit vielen Jahren schenkt er sein Augenmerk auch der Ausbildung und Förderung des Designer-Nachwuchses. So hat Herr Wieland als IPC-Instructor in zahlreichen Kursen des FED viele Techniker und Ingenieure auf die Prüfung zum Certified Interconnect Designer vorbereitet.

Ihre Ansprechpartner

Antje brandt Antje Brandt
Tel. +49 30 834 90 59
E-Mail senden

Sandra Köckeritz Sandra Köckeritz
Tel. +49 30 834 90 59
E-Mail senden
 

Anfrage zum Inhouse Seminar

© Stauke - Fotolia.com

Alle Seminare und Kurse können Sie auch als Inhouse Schulung buchen.

Inhouse Seminar anfragen